[发明专利]先进纳米闪速存储器的动态编程技术

说明书

技术领域

本发明公开了一种用于对先进纳米闪速存储器单元编程的改进的方法和设备。

背景技术

使用浮栅而在其上存储电荷的非易失性半导体存储器单元及形成于半导体衬底中的这些非易失性存储器单元的存储阵列在现有技术中是众所周知的。通常，这些浮栅存储器单元一直是分裂栅类型或层栅类型。

现有技术包括用于对闪速存储器单元编程的通用技术。在现有技术中，向存储器单元的漏极施加高电压，向存储器单元的控制栅施加偏置电压，并对存储器单元的源极施加偏置电流。编程实质上会将电子置于存储器单元的浮栅上。这在Hieu Van Tran等人提交的美国专利No.7,990,773-“Sub Volt Flash Memory System”(亚电压闪速存储器系统)中有所描述，此专利以引用方式并入本文。

用于提供施加到每个存储器单元的源极的偏置电流的现有技术电路的示例在图1中示出。闪速存储器系统10包括闪速存储器阵列30、水平解码器20和垂直解码器50。水平解码器20选择闪速存储器阵列30内待读写的行(通常称为字线)，垂直解码器50选择闪速存储器阵列30内待读写的列(通常称为位线)。垂直解码器50包括耦接到闪速存储器阵列30的一系列多路复用器。闪速存储器阵列30包括N个单元块，每个单元块耦接到垂直解码器50内的一个多路复用器。电流源40耦接到N个电流镜，即电流镜60₁至电流镜60_n。

对闪速存储器单元编程的现有技术方法的一个缺点是电流镜诸如电流镜60₁至60_n通常不匹配，原因在于这些电流镜存在固有差别和制造差异，另外在大芯片中，接地电位也可能变化。因此，在工作期间，电流镜实际引出的电流可能比它们理应引出的电流强或弱。

需要用于对闪速存储器单元编程的改进的方法和设备，特别是能减轻或消除编程过程期间所用偏置电流源间的差异的先进纳米闪速存储器单元。

发明内容

前述问题和需求通过两个不同的实施例得以解决。

在一个实施例中，在编程过程期间将两个或更多个电流镜平均在一起而不是只使用一个电流镜来从存储器阵列中的每个单元块中引出电流。最终结果是，在对每个单元编程的过程中引出的电流只有较小差异。

在另一个实施例中，每个电流镜在工作前都被初始化，使用电容器确保电流镜处于或几乎处于初始化状态。

附图说明

图1描绘了用于对存储器电路进行编程的现有技术电路。

图2描绘了用于将多个电流镜的平均值施用于存储器阵列的一个实施例。

图3描绘了用于激活图2描绘的开关的时序图。

图4描绘了编程电路的一个实施例，其中每个电流镜在用于对存储器单元编程前被首次初始化。

图5描绘了编程电路的另一个实施例，其中每个电流镜在用于对存储器单元编程前被首次初始化。

图6描绘了编程电路的另一个实施例，其中第一多个电流镜和第二多个电流镜被交替初始化并用于对存储器单元编程。

具体实施方式

在图1的现有技术系统中，电流镜60₁...60_n引出的电流在实际情况下可能显著变化。例如，如果理想情况是每个电流镜应当引出1.00μA电流，发明人已发现在实际情况下，一些典型测量值可如表1中所示：

表1描绘了标记为IB0、IB1、IB2和IB3的四个示例性电流镜。可以看出电流变化是显著的。补偿这种变化的一种方式为使用电流镜的平均值。例如，IB0和IB1的平均值为0.98μA，IB2和IB3的平均值为1.165μA，IB0、IB1、IB2和IB3的平均值为1.0725μA。根据此简单示例，电流与1.00μA理想值的偏差从单个电流镜时的62％降至对两个电流镜进行平均后的16.5％，以及对四个电流镜进行平均后的7.3％。