[实用新型]台面结构的10G PIN光电探测器芯片

权利要求书

1.一种台面结构的10G PIN光电探测器芯片，其特征在于，包括：衬底、形成于所述衬底上的缓冲层、形成于所述缓冲层上的吸收层、形成于所述吸收层上的顶层、形成于所述顶层上的有源区、形成于所述顶层上的接触层、形成于所述顶层上的第一复合钝化层、形成于所述衬底、缓冲层、吸收层、顶层和第一复合钝化层上的第二复合钝化层、形成于所述第二复合钝化层和有源区上的增透膜、形成于所述缓冲层上的N型电极环、形成于所述增透膜和N型电极环上的N电极、以及形成于所述增透膜和接触层上的P电极。

2.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，所述衬底为Fe掺杂的半绝缘InP衬底，所述缓冲层为掺杂浓度大于1X10¹⁸cm^-3的InP缓冲层，所述吸收层为掺杂浓度低于5X10¹⁴cm^-3的InGaAs吸收层，所述顶层为InP顶层，所述接触层为InGaAs接触层。

3.根据权利要求2所述的台面结构的10G PIN光电探测器芯片，其特征在于，所述缓冲层的厚度大于2um且小于5um，所述吸收层的厚度大于0.5um且小于2um，所述顶层的厚度大于0.5um且小于2um，所述接触层的厚度大于0.1um且小于0.5um。

4.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，所述第一复合钝化层的厚度大于0.1um且小于1um，所述第二复合钝化层的厚度大于0.1um且小于1um。

5.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，所述N型电极环的材质为金，所述N型电极环的厚度大于0.1um且小于1um。

6.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，还包括一形成于衬底底部的焊接层，所述焊接层由金采用热蒸发的方式沉积而生成。

7.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，所述有源区呈圆形，其直径大于10um且小于40um，所述有源区的厚度大于1um且小于1.5um。

8.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，部分所述增透膜与部分所述P电极形成一P型台面，且与所述有源区同心设置，所述P型台面直径大于19um且小于49um，厚度大于3um且小于6um。

9.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，部分所述增透膜与所述N型电极环形成一N型台面，且与所述有源区及P型台面同心设置，所述N型台面的直径大于30um且小于60um，厚度大于2um且小于5um。

10.根据权利要求1所述的台面结构的10G PIN光电探测器芯片，其特征在于，所述增透膜的厚度大于0.1um且小于0.5um。