[实用新型]一种高速数据录取存储与回放系统

说明书

技术领域

本实用新型涉及集成电路领域，尤其涉及对雷达回波信号进行高速数据录取存储与回放系统。

背景技术    

在集成电路领域，大多数的集成电路芯片都是数字和模拟的混合集成电路，因此不可避免的需要进行数字信号和模拟信号之间的转换。

随着近些年来通信技术的快速发展，越来越多的通信设备工作在很宽的频带上，对数据处理速度的要求也越来越快，所以如何实现数字信号和模拟信号之间的高速转换成为集成电路领域的一个重要课题。特别是在雷达系统中，需要对雷达信号进行高精度数据采样，采样速率高，数据传输量大。目前常见的数据采集回放技术在资源利用率和处理速度方面都有所不足，不能满足雷达系统高精度、高速率的采样要求，数据录取回放需要现场整机调试，需要的人力物力条件苛刻，成本高。因此高速数据录取存储和回放系统的设计可以大大提高整个雷达系统的实用性。

实用新型内容

本实用新型的目的在于设计一种集成高速数据录取存储和回放一体化的装置，从而满足雷达系统高精度、高速率的采样要求，提高数据处理速度，节省系统资源，降低数据传输难度。

本实用新型采用的技术方案是：

该系统包括高速模数转换模块，数字信号处理模块，海量数据存储模块，高速数模转换模块以及电源管理和时钟管理模块；高速模数转换模块将接收到的外部模拟信号进行模数转换输出I路和Q路两路数字信号，转换后的数字信号通过数字信号处理模块存储到海量数据存储模块，数字信号处理模块再将存储在海量数据存储模块中的数字信号数据按照信号特点输出到高速数模转换模块，进行数模转换并输出回放后的模拟信号，电源管理和时钟管理模块分别对以上四个模块供电和提供时钟信号。

所述高速模数转换模块，包括模拟信号输入模块，ADC模块；用于接收模拟信号的模拟信号输入模块与ADC模块相连；模拟信号输入模块将输入的单端模拟信号转换为差分模拟信号发送给ADC模块，ADC模块将外部模拟信号转换成I路和Q路两路数字信号接数字信号处理模块。

所述数字信号处理模块，包括PROM配置模块，FPGA模块；FPGA模块与PROM配置模块相连，高速模数转换模块中的ADC模块与FPGA模块相连，PROM配置模块用于存储FPGA模块逻辑的固化硬件程序，FPGA模块在上电时从其中读取数据进行配置。

所述海量数据存储模块，包括由多个Flash芯片组成的Flash阵列，Flash阵列与FPGA模块总线相连进行数据的写入和读取操作，Flash阵列存储高速模数转换模块(I)中的ADC模块输出的I路和Q路两路数字信号，在掉电重新上电后无需再次重复进行A/D转换。

所述高速数模转换模块，包括DAC模块，IQ正交调制模块；DAC模块与IQ正交调制模块相连，数字信号处理模块中的FPGA模块与DAC模块相连，DAC模块将数字信号处理模块中的FPGA模块从海量数据存储模块中读出的数字信号转换成I路和Q路两路模拟信号，IQ正交调制模块将DAC模块输出的I路和Q路两路模拟信号进行正交调制后输出，模拟真实的雷达信号。

所述电源管理和时钟管理模块，包括电源管理模块，时钟管理模块；电源管理模块负责分配电源，电源去耦以及为整个系统进行供电；时钟管理模块为FPGA模块的主时钟和配置时钟，ADC模块和DAC模块的主时钟，IQ正交调制模块的调制频率提供时钟信号。

与背景技术相比，本实用新型具有的有益效果是：

1. 本实用新型将模数转换板、数据存储板与数模转换板进行了合并，减少了系统的成本以及需要的FPGA数量，相比于其它高速数据系统，实现了录取、存储和回放一体化，节省了系统资源，降低了数据传输方面的难度。

2. 本实用新型不需要重复进行A/D转换，即使断电，转换的数据也保存在Flash阵列中而不会丢失，可以实现单板调试。

3. 本实用新型的Flash矩阵进行了冗余设计，速度和存储容量可以在不改变硬件设计的情况下得到较大提升，相应的提高最高数据回放速度。

附图说明

图1是本实用新型的总体原理框图。

图2是高速模数转换模块与数字信号处理模块的连接图。

图3是本实用新型回放雷达信号数据的格式图。

图4是数字信号处理模块内FPGA模块与PROM配置模块的连接图。

图5是数字信号处理模块与海量数据存储模块的连接图。

图6是海量数据存储模块中的Flash模块冗余设计的原理图。

图7是数字信号处理模块与高速数模转换模块的连接图。