[实用新型]一种适用于SoC芯片的多功能低电平复位电路

说明书

技术领域

本实用新型属于数字集成电路领域，涉及一种多功能低电平复位电路，具体涉及一种适用于SoC芯片的多功能低电平复位电路。

背景技术

随着SoC集成度越来越高，其功能模块逐渐增多，各功能模块之间对复位的顺序可能有特定的要求，如动态存储器(SDRAM等)、PCI控制器等功能模块在操作之前必须先进行初始化。为保证功能正确，SoC复位电路必须保证上述功能模块首先结束复位并完成初始化之后，处理器再取消复位开始执行程序。

专利ZL200610140205.5公开了一种异步复位、同步释放的可消除复位信号不定态的复位电路，公开号CN 102571050A的专利公开了一种可滤波的适用于多时钟域的复位电路，上述电路最后均只生成一位可靠的全局复位信号，存在的主要问题，上述方案均未给出针对SoC芯片内部不同属性功能模块的、具有先后顺序的多功能复位信号。

实用新型内容

本实用新型的目的在于克服上述现有技术的缺点，提供了一种适用于SoC芯片的多功能低电平复位电路，该电路可以根据SoC芯片内各功能模块复位的先后顺序进行复位。

为达到上述目的，本实用新型所述的适用于SoC芯片的多功能低电平复位电路包括延迟电路、异步复位同步释放电路及与门电路，异步复位同步释放电路包括第一寄存器及第二寄存器，SoC芯片的复位管脚与延迟电路的输入端相连接，延迟电路的输出端与第一寄存器的异步复位端及第二寄存器的异步复位端相连接，第一寄存器的时钟输入端及第二寄存器的时钟输入端均与SoC芯片的时钟信号输出端相连接，第一寄存器的输入端连接有高电平信号源，第一寄存器的输出端与第二寄存器的输入端相连接，第二寄存器的输出端分别与与门电路的一个输入端及SoC芯片上预先复位的功能模块的复位端相连接，与门电路的另一个输入端与SoC芯片上的预先复位完成标志信号ini_done输出端相连接，与门电路的输出端与SoC芯片上后复位的功能模块的复位端相连接。

所述延迟电路由第一或门电路及若干个移位寄存器组成，SoC芯片的时钟信号输出端与各移位寄存器的时钟信号输入端相连接；第一个移位寄存器的输入端与SoC芯片的复位管脚相连接，其它移位寄存器的输出端分别与第一或门电路的输入端相连接；后一个移位寄存器的输入端与前一个移位寄存器的输出端相连接，第一或门电路的输出端与分别与第一寄存器的异步复位端及第二寄存器的异步复位端相连接。

所述延迟电路由第二或门电路及若干延迟单元组成，SoC芯片的复位管脚与第一个延迟单元的输入端及第二或门电路的一个输入端相连接，后一个延迟单元的输入端与前一个延迟单元的输出端相连接，最后一个延迟单元的输出端与或门电路的另一个输入端相连接，第二或门电路的输出端与分别与第一寄存器的异步复位端及第二寄存器的异步复位端相连接。

本实用新型具有以下有益效果：

本实用新型所述的适用于SoC的多功能低电平复位电路通过延迟电路对SoC芯片管脚的复位信号进行滤波及去毛刺，从而有效的增强复位信号的可靠性，同时通过延迟电路控制复位信号的滤波长度，同时通过异步复位同步释放电路提供可靠的、无不定态的复位信号。另外，在对SoC芯片内的各功能模块进行复位的过程中，先通过第二寄存器输出的复位信号对SoC芯片内需要预先复位的功能模块进行复位，当SoC芯片内需要预先复位的各功能模块复位完成后，SoC芯片通过标志信号输出端输出高电平的标志信号，再与复位信号与运算后使SoC芯片内后复位的各功能模块进行后复位，从而增强了复位功能的灵活性。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型中延迟器的一种结构示意图；

图3为本实用新型中延迟器的另一种结构示意图。

其中，101为延迟电路、102为异步复位同步释放电路、103为与门电路、104为第一寄存器、105为第二寄存器、106为移位寄存器、107为第一或门电路、108为延迟单元、109为第二或门电路。

具体实施方式

下面结合附图对本实用新型做进一步详细描述：