[发明专利]三维双端口位单元及其组装方法

说明书

本发明提供了一种三维双端口位单元，其通常包括锁存器中设置在第一堆积层上的第一部分，其中，第一部分包括多个第一端口元件。锁存器的第二部分设置在第二堆积层上，第二堆积层使用至少一个通孔与第一堆积层垂直堆叠，其中，第二部分包括多个第二端口元件。本发明还提供了一种形成三维双端口位单元的方法。

技术领域

本发明所公开的系统和方法涉及静态随机存取存储器(SRAM)阵列，更具体地，涉及一种可与SRAM阵列一起使用的双端口位单元。

背景技术

静态随机存取存储器(SRAM)或半导体存储器包括以行和列形式设置以形成阵列的多个单元。SRAM单元包括连接至位线和字线的多个晶体管，字线和位线用于从存储器读取数据位和将数据位写入存储器。单端口SRAM能够在特定时间将单个数据位写入位单元或从位单元读取。与此相反，双端口SRAM能够在几乎相同的时间发生多次读取或写入。传统的双端口SRAM结构包括以不同金属线呈现的字线(WL)，字线由于用于发送SRAM的信号的不同金属长度导致不同的电容负载。双端口SRAM结构在WL方向上大于且宽于单端口SRAM结构。由于双端口SRAM在WL方向上较大且较宽，所以，在重WL负载期间，特别是对宽输入/输出(I/O)设计来说，能够影响SRAM阵列的纵横比。当与单端口SRAM进行比较时，双端口SRAM的外围逻辑电路增加一倍。这样，双端口SRAM可占用较大的面积，并且能够引起信号布线复杂度。

发明内容

根据本发明的一个方面，提供了一种三维双端口位单元，包括：锁存器的第一部分，设置在第一堆积层上，其中，第一部分包括多个第一端口元件；以及第二部分，设置在第二堆积层上，第二部分使用至少一个通孔与第一堆积层垂直堆叠，其中，第二部分包括锁存器的多个第二端口元件。

优选地，第一部分还包括分别在第一堆积层的第一导电层中的第一方向上延伸的多根第一位线并且第二部分还包括分别在第二堆积层的第一导电层中的第一方向上延伸的多根第二位线。

优选地，第一部分还包括在第一堆积层的第二导电层中均在不同于第一方向的第二方向上延伸的多根第一字线并且第二部分还包括在第二堆积层的第二导电层中的均在第二方向上延伸的多根第二字线。

优选地，多个第一和第二端口元件中的每一个元件均包括至少一个传输栅极器件、至少一个下拉器件以及至少一个上拉器件。

优选地，至少一个传输栅极器件、至少一个下拉器件和至少一个上拉器件均是NMOS器件和PMOS器件中的一个。

优选地，多个第一端口元件设置在第一堆积层上并且多个第二端口元件设置在第二堆积层上，使得多个第一端口元件中的每一个元件均与多个第二端口元件中的每一个元件对称。

根据本发明的另一方面，提供了一种半导体存储器，包括：第一堆积层，包括第一端口阵列部分；第二堆积层，使用至少一个通孔与第一堆积层垂直堆叠，其中，第二堆积层包括第二端口阵列部分；以及至少一个三维双端口位单元，包括：锁存器的第一部分，设置在第一端口阵列部分上，其中，第一部分包括多个第一端口元件；和锁存器的第二部分，设置在第二端口阵列部分上，其中，第二部分包括多个第二端口元件。

优选地，第一部分还包括分别在第一堆积层的第一导电层中的第一方向上延伸的多根第一位线并且第二部分还包括分别在第二堆积层的第一导电层中的第一方向上延伸的多根第二位线。

优选地，第一部分还包括分别在第一堆积层的第二导电层中的不同于第一方向的第二方向上延伸的多根第一字线并且第二部分还包括分别在第二堆积层的第二导电层中的第二方向上延伸的多根第二字线。

优选地，多个第一和第二端口元件中的每一个元件均包括至少一个传输栅极器件、至少一个下拉器件以及至少一个上拉器件。

优选地，至少一个传输栅极器件、至少一个下拉器件以及至少一个上拉器件均是NMOS器件和PMOS器件的一个。