[发明专利]具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管

说明书

本发明涉及一种具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，对比同尺寸MOSFETs或隧穿场效应晶体管，通过在集电结和发射结中引入低杂质浓度的击穿保护区以显著提升器件在深纳米尺度下的正向耐压及反向耐压能力；利用隧穿绝缘层阻抗与其内部场强间极为敏感的相互关系实现更优秀的开关特性；利用栅绝缘隧穿电流作为引发发射集电流的驱动电流，实现了更高的正向导通特性；有效抑制了半导体带间隧穿效应所引起的反向泄漏电流并通过采用凹槽结构减小单个晶体管所占芯片面积。另外本发明还提出了该晶体管的具体制造方法，因此适于推广应用。

技术领域：

本发明涉及超大规模集成电路制造领域，涉及一种适用于高性能超高集成度集成电路制造的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管。

背景技术：

当前，随着集成度的不断提升，集成电路单元金属氧化物半导体场效应晶体管(MOSFETs)器件的源电极与沟道之间或漏电极与沟道之间在几个纳米之内形成了陡峭突变PN结，当漏源电压较大时，这种陡峭的突变PN结会发生击穿效应，从而使器件失效，随着器件尺寸的不断缩减，这种击穿效应日趋明显。另外，沟道长度的不断缩短导致了MOSFETs器件亚阈值摆幅的增大，因此带来了开关特性的严重劣化和静态功耗的明显增加。虽然通过改善栅电极结构的方式可使这种器件性能的退化有所缓解，但当器件尺寸进一步缩减至20纳米以下时，即便采用最优化的栅电极结构，器件的亚阈值摆幅也同样会随着器件沟道长度的进一步减小而增加，从而导致了器件性能的再次恶化。

隧穿场效应晶体管(TFETs),对比于MOSFETs器件，虽然其平均亚阈值摆幅有所提升，然而其正向导通电流过小，虽然通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成为隧穿场效应晶体管的隧穿部分可增大隧穿几率以提升转移特性，但增加了工艺难度。此外，采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，虽然能够改善栅极对沟道电场分布的控制能力，却不能从本质上提高硅材料的隧穿几率，因此对于隧穿场效应晶体管的转移特性改善很有限。

此外，由于隧穿场效应晶体管和MOSFETs器件都是通过栅电极电场效应对栅极绝缘层及半导体内部的电场、电势及载流子分布进行控制，为了提升栅电极对半导体内部的控制能力，需采用高介电常数和不断减薄的的栅极绝缘层来加强栅电极的控制能力，但与此同时，在栅极反向偏置时会产生较大的栅极致漏极泄漏(GIDL)电流或栅极致源极泄漏(GISL)电流。

发明内容：

发明目的

为在兼容现有基于硅工艺技术的前提下显著提升纳米级集成电路基本单元器件的开关特性；并确保器件在提升开关特性的同时具有良好的正向电流导通特性；大幅提升亚20纳米级器件抗击穿能力，并降低栅极反向泄漏电流，本发明提供一种适用于高性能超高集成度集成电路制造的具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管及其制造方法。

技术方案

本发明是通过以下技术方案来实现的：

具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管，采用只包含单晶硅衬底1的体硅晶圆作为生成器件衬底，或采用同时包含单晶硅衬底1和晶圆绝缘层2的SOI晶圆作为生成器件的衬底；基区4位于体硅晶圆的单晶硅衬底1或SOI晶圆的晶圆绝缘层2的上方，并具有凹槽形特征；击穿保护区6位于基区4外侧壁两侧；发射区3和集电区5分别位于基区4两侧的击穿保护区6的上方；发射极10位于发射区3的上方；集电极11位于集电区5的上方；导电层7位于基区4所形成的凹槽内壁，被基区4三面包围；隧穿绝缘层8位于导电层7的内壁，并被导电层7三面包围；栅电极9位于隧穿绝缘层8内壁底部的上方；阻挡绝缘层12位于器件单元之间和各电极之间，对各器件单元之间和各电极之间起隔离作用。