[发明专利]一种半导体器件及其制造方法、电子装置

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其 制造方法、电子装置。

背景技术

在半导体制造工艺中，沉积工艺经常用来在半导体衬底上形成各 种材料层，其中，高密度等离子体化学气相沉积工艺用于在具有高深 宽比的沟槽/孔隙中形成材料层，例如，制作浅沟槽隔离结构时在半 导体衬底中形成的沟槽中填充用于构成隔离结构的材料。

现有技术通过以下工艺步骤形成浅沟槽隔离结构:首先，如图 1A所示，提供半导体衬底100，在半导体衬底100中形成用于填充 隔离材料的沟槽101，形成沟槽101的步骤包括：首先在半导体衬底 上形成衬垫氧化物层102，接着在衬垫氧化物层102上形成硬掩膜层 103(其构成材料通常为氮化硅)，衬垫氧化物层102作为缓冲层可以 释放硬掩膜层103和半导体衬底100之间的应力，在对硬掩膜层103 进行退火之后，利用硬掩膜层103作为掩膜进行隔离区光刻，蚀刻出 用于填充隔离材料的沟槽101；接着，如图1B所示，在硬掩膜层103 上以及沟槽101的侧壁和底部形成衬里层104(其构成材料通常为氮 氧化硅或者氧化硅)；接着，如图1C所示，沉积隔离材料105于半 导体衬底100上，以完全填充沟槽101，并执行化学机械研磨直至露 出衬里层104；最后，如图1D所示，通过蚀刻去除硬掩膜层103和 衬垫氧化物层102。

在上述工艺过程中，采用高密度等离子体化学气相沉积工艺沉积 隔离材料105时，位于晶圆边缘的隔离材料105与衬里层104之间的 附着力要小于隔离材料105自身的重力，产生的层离碎片会造成器件 的失效。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法， 包括：提供半导体衬底，在所述半导体衬底中形成沟槽；在所述半导 体衬底上以及所述沟槽的侧壁和底部沉积材料层；实施化学机械研磨 处理，以使位于晶圆边缘的所述材料层的表面粗糙度增大；实施高密 度等离子体化学气相沉积于所述沟槽中填充另一材料层。

在一个示例中，实施所述化学机械研磨处理后，还包括实施擦除 清洗处理的步骤，以去除残留于所述材料层表面的颗粒杂质。

在一个示例中，所述沟槽为用于填充隔离材料以形成浅沟槽隔离 结构的沟槽。

在一个示例中，形成所述沟槽之前，还包括在所述半导体衬底上 依次沉积衬垫层和硬掩膜层的步骤。

在一个示例中，在所述沟槽中填充另一材料层之后，还包括：实 施另一化学机械研磨，直至露出所述材料层；通过蚀刻去除所述硬掩 膜层和所述衬垫层。

在一个示例中，所述材料层为由氮氧化硅或者二氧化硅构成的衬 里层；所述另一材料层为所述隔离材料层。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体 器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包 括所述半导体器件。

根据本发明，可以提升通过高密度等离子体化学气相沉积形成的 材料层与该材料层下方的材料层之间的附着力，避免发生层离现象。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附 图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1D为根据现有技术形成浅沟槽隔离结构而依次实施的 步骤所分别获得的器件的示意性剖面图；

图2A-图2D为根据本发明示例性实施例一的方法依次实施的步 骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例一的方法依次实施的步骤的流 程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为 彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明 可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避 免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便 阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发 明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发 明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还 可以具有其他实施方式。