[发明专利]非易失性存储器

权利要求书

1.一种非易失性存储器，包括：

一存储器阵列，具有m×n个存储单元，且该存储器阵列连接至m条字线、n条源极线与n条位线；

一列解码器，连接至该m条字线，其中该列解码器驱动该m条字线其中之一，用以决定一选定列，且该选定列所连接的n个存储单元都对应地连接至该n条源极线以及该n条位线；

一源极线解码器，连接至该n条源极线，用以将该n条源极线中的一第x条源极线连接至一源极线电压，且将该n条源极线中的其他源极线浮接；

一行解码器，连接至该n条位线，用以将该n条位线中的一第x条位线连接至一数据线，且将该n条位线中的其他位线连接至一参考电压；以及

一感测电路，包括：一电流源，连接至一第一电压源用以产生一参考电流；一第一节点，连接至该数据线用以接收一存储单元电流；一第二节点，连接至该电流源以接收该参考电流；一电流镜，具有一输入端连接至该第一节点，具有一镜射端连接至该第二节点；以及一比较器，具有二输入端分别连接至该第一节点与该第二节点，并产生一输出信号用以指示一选定存储单元的一存储状态；

其中，该电流镜包括：一第一N型晶体管，具有一漏极连接至该第一节点，一源极连接至一第二电压源；一第二N型晶体管，具有一漏极连接至该第二节点，一源极连接至该第二电压源，一栅极连接至该第一N型晶体管的一栅极；以及一运算放大器，具有一正端连接至该第一节点，一负端接收一比较电压，一输出端连接至该第一N型晶体管的该栅极；

其中，x为一正整数，x大于等于1，x小于等于n，该参考电压小于该源极线电压，且该参考电压大于等于该比较电压。

2.如权利要求1所述的非易失性存储器，其中该m×n个存储单元中的一第一存储单元包括一浮动栅晶体管，该浮动栅晶体管的一控制栅极连接至该m条字线中的一第一字线，该浮动栅晶体管的一源极连接至该n条源极线中的一第一源极线，以及该浮动栅晶体管的一漏极连接至该n条位线中的一第一位线。

3.如权利要求1所述的非易失性存储器，其中该m×n个存储单元中的一第一存储单元包括：

一P型晶体管，具有一栅极连接至该m条字线中的一第一字线，一源极连接至该n条源极线中的一第一源极线；以及

一浮动栅晶体管，具有一第一端连接至该P型晶体管的一漏极，一第二端连接至该n条位线中的一第一位线。

4.如权利要求1所述的非易失性存储器，其中，该源极线解码器包括n个开关对应地连接至该n条源极线，且该源极线解码器根据一源极线控制信号将该n条源极线中的该第x条源极线连接至该源极线电压，且将该n条源极线中的其他源极线浮接。

5.如权利要求4所述的非易失性存储器，其中，该源极线解码器中每一该开关由一开关晶体管所组成，且一第x个开关晶体管为一闭路状态，以及其他开关晶体管为一开路状态。

6.如权利要求1所述的非易失性存储器，其中，该行解码器包括n个开关对应地连接至该n条位线，且该行解码器根据一行控制信号将该n条位线中的该第x条位线连接至该数据线，且将该n条位线中的其他位线连接至该参考电压。

7.如权利要求6所述的非易失性存储器，其中，该行解码器中每一该开关由一第一开关晶体管与一第二开关晶体管所组成，于一第一切换状态时该第一开关晶体管为一闭路状态且该第二开关晶体管为一开路状态，且于一第二切换状态时该第一开关晶体管为该开路状态且该第二开关晶体管为该闭路状态。

8.如权利要求1所述的非易失性存储器，其中，该电流源包括：一P型晶体管，具有一源极连接至该第一电压源，一栅极接收一偏压电压，一漏极连接至该第二节点。