[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。本发明所述方法可以很好地解决现有技术中介电层碎裂的问题，提高了器件的性能和良率。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。

微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。四边引脚扁平封装(QFP)、塑料四边引脚扁平封装(TQFP)作为表面安装技术(SMT)的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。

目前在半导体器件制备以及晶圆封装过程中通常选用硅通孔用于连接，而且通常选用后硅通孔(via-last TSV)工艺来进行封装，不但工艺简单，而且成本低。

在硅通孔的背面暴露工艺(TSV Backside Via Reveal Process)中要求硅通孔中铜柱(Cu pillar)的整体厚度变化量(total thickness variation,TTV)小于2um，以满足后续键合、堆叠的需要。

目前大都通过背部研磨降低所述晶圆的厚度，露出所述硅通孔，该方法能够保证铜柱TTV的要求，但是在所述硅通孔的背面暴露工艺中露出所述硅通孔之后，所述硅通孔中的导电材料铜会发生严重的侧边效应(Side effect)，例如发生严重的铜扩散(Cudiffuse)以及凸起(protrusion)，如图1c所示。

由于发生严重的铜扩散以及凸起，在后续步骤中形成介电层以及平坦化所述介电层的过程中所述介电会出现碎裂现象，造成器件的性能和良率降低。

因此需要对目前所述半导体器件的制备方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

步骤S1：提供器件晶圆，在所述器件晶圆的背面形成有硅通孔，其中所述硅通孔包括金属材料形成的导电层；

步骤S2：对所述器件晶圆进行背部研磨至所述硅通孔的顶部，以减小所述器件晶圆的厚度；

步骤S3：蚀刻所述器件晶圆的背面，以露出部分所述硅通孔；

步骤S4：回蚀刻露出的所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔表面残留的所述金属材料。

可选地，在所述步骤S4中，所述回蚀刻选用湿法蚀刻。

可选地，在所述步骤S4中，回蚀刻所述硅通孔，以去除所述器件晶圆背面和/或所述硅通孔侧壁上的由金属扩散和凸起残留的所述金属材料。