[发明专利]沟槽隔离结构的制作方法及半导体器件

说明书

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种沟槽隔离结构的制作方法 及半导体器件。

背景技术

在半导体器件的制作过程中，需要在相邻的器件单元(例如CMOS图像传感器或双极性 晶体管等)之间形成沟槽隔离结构，以将相邻的器件单元隔离开。沟槽隔离结构通常包括形 成于衬底中的隔离沟槽以及填充于所述隔离沟槽中的填充材料层。在形成隔离沟槽隔离结构 的过程中，通常需要对位于隔离沟槽的底部的衬底进行离子注入，以进一步提高沟槽隔离结 构的隔离效果。

图1至图4示出了现有沟槽隔离结构的制作方法的流程示意图。该制作方法包括以下步 骤：首先，在衬底10′的表面上形成具有通孔30′的掩膜层20′，进而形成如图1所示的基 体结构；然后，沿通孔30′刻蚀衬底10′，以在衬底10′中形成隔离沟槽40′，进而形成 如图2所示的基体结构；接下来，对位于隔离沟槽40′的底部的衬底10′进行离子注入以形 成离子掺杂区50′，进而形成如图3所示的基体结构；最后，在经离子注入后的隔离沟槽40′ 中形成填充材料层60′，并去除掩膜层20′，进而形成如图4所示的基体结构。

在上述沟槽隔离结构的制作方法中，由于刻蚀衬底10′所采用刻蚀工艺的各向异性较差， 使得所形成隔离沟槽40′的侧壁与衬底10′的表面不够垂直；同时，由于离子注入的工艺过 程不易控制，导致注入离子的注入方向偏离与衬底10′表面相垂直的方向。因此，在离子注 入步骤中的注入离子很容易进入到位于隔离沟槽40′侧壁上的衬底10′中(特别是容易进入 位于隔离沟槽40′靠近底部的侧壁的衬底10′中)，从而在位于隔离沟槽40′侧壁的衬底 10′中形成离子掺杂区，进而降低了沟槽隔离结构的隔离效果。针对上述问题，目前还没有 有效的解决方法。

发明内容

本申请旨在提供一种沟槽隔离结构的制作方法及半导体器件，以解决离子注入的过程中 注入离子进入到位于隔离沟槽侧壁的衬底中的问题，进而提高沟槽隔离结构的隔离效果。

为了实现上述目的，本申请提供了一种沟槽隔离结构的制作方法，该制作方法包括以下 步骤：在衬底的表面上形成具有通孔的掩膜层；沿通孔刻蚀衬底，以在衬底中形成宽度大于 通孔的底部宽度的开口；沿开口进一步刻蚀衬底，以在衬底中形成隔离沟槽；对位于隔离沟 槽的底部的衬底进行离子注入；以及在经离子注入后的隔离沟槽中形成填充材料层。

进一步地，在形成开口的步骤中，采用各向同性刻蚀工艺刻蚀衬底。

进一步地，各向同性刻蚀工艺为湿法刻蚀工艺或化学性干法刻蚀工艺。

进一步地，衬底的材料为单晶硅，在形成开口的步骤中，

采用湿法刻蚀工艺刻蚀衬底，湿法刻蚀工艺所采用的刻蚀液为氢氧化钾溶液或四甲基乙 二胺溶液；或

采用化学性干法刻蚀工艺刻蚀衬底，化学性干法刻蚀所采用的刻蚀气体为XeF₂或SF₆。

进一步地，在形成开口的步骤中，形成宽度为通孔的底部宽度的1.2～2倍的开口。

进一步地，在形成隔离沟槽的步骤中，采用各向异性刻蚀工艺刻蚀衬底。

进一步地，各向异性刻蚀工艺为等离子体刻蚀工艺。

进一步地，形成具有通孔的掩膜层的步骤包括：在衬底的表面上形成掩膜层；沿欲形成 隔离沟槽的位置刻蚀掩膜层，以在掩膜层中形成通孔。

进一步地，掩膜层的材料为SiO₂或Si₃N₄。

进一步地，形成填充材料层的步骤包括：形成覆盖隔离沟槽和掩膜层的填充材料预备层； 以及刻蚀去除位于衬底的表面上的填充材料预备层和掩膜层，并将剩余的填充材料预备层作 为填充材料层。

进一步地，填充材料层为氧化硅层或多晶硅层。

本申请还提供了一种半导体器件，包括器件单元及设置于相邻器件单元之间的沟槽隔离 结构，其中沟槽隔离结构由本申请上述的制作方法制作而成。