[发明专利]存储器的电平移位器及译码器

权利要求书

1.一种具有低交叉电流的电平移位器的集成电路，包括：

一电平移位器，接收具有一第一电压范围的一第一输入，并提供具有与该第一电压范围不同的一第二电压范围的一第一输出，该电平移位器包含一第一晶体管及一第二晶体管，该第一晶体管的一导通电压具有一第一电平，该第一晶体管具有一控制端及一载电流端，且该第二晶体管具有一控制端，其中该第一晶体管的控制端的讯号与该第二晶体管的控制端的讯号系不同；

一控制电路，具有一第一模式致使该第一晶体管的该载电流端耦接至一参考电压，并使该第一晶体管的该控制端耦接至一控制电压，该控制电压大于该参考电压，其中该参考电压与该控制电压之间的一非零差具有小于该第一电平的一第二电平，且该第二电平致使该第一晶体管在线性区内弱导通；

其中，该第一晶体管是n型，该第二晶体管是p型，二者串联耦接于电压供应VDD与负电压供应VNP之间，该第二晶体管的源极耦接至电压供应VDD，该第一晶体管的源极耦接至负电压供应VNP，该第一晶体管的漏极和该第二晶体管的漏极共同被耦接至端点N1。

2.根据权利要求1所述的集成电路，其中：

该参考电压与该控制电压是非正；

该第一晶体管是一场效晶体管，而场效晶体管以饱和电流导通，该控制电路致使该第一晶体管耦接至该参考电压与该控制电压。

3.根据权利要求1所述的集成电路，其中：

该控制电路包含一第二模式，该第一晶体管接收至少跨在该控制端及该载电流端之间的该导通电压，且该第二晶体管是被截止；以及

该电平移位器的该第一输入是一译码讯号，且该电平移位器的该第一输出被耦接至一存储器阵列的一字线的一通道晶体管。

4.根据权利要求1所述的集成电路，其中该第一电压范围具有一第一范围最大值及一第一范围最小值，该第二电压范围具有一第二范围最大值及一第二范围最小值，该第二范围最大值大于该第一范围最大值，该第二范围最小值小于该第一范围最小值。

5.根据权利要求1所述的集成电路，其中

该电平移位器包含多个级，这些级包含：

一第一级，提供一第一级电压输出，该第一级电压输出具有一第一级电压范围，该第一级电压范围具有一第一级最小值及一第一级最大值，该第一级最小值依该参考电压而被决定，该第一级包含该第一晶体管；以及

一第二级，接收该第一级电压输出，该第二级电路提供一第二级电压输出，该第二级电压输出具有宽于该第一级电压范围的一第二级电压范围，该第二级电压范围具有大于该第一级最大值的一第二级最大值，该第二级包含与一第一p型晶体管串连的一第一n型晶体管，该第一n型晶体管及该第一p型晶体管的源极被耦接在一起，该第二级电压输出耦接至该第一n型晶体管的一栅极与该第一p型晶体管的一漏极，该第一n型晶体管的漏极耦接至一正电压参考，该正电压参考决定该第二级最大值。

6.一种降低电平移位器交叉电流的方法，包括：

提供具有一第一电压范围的一第一输入至一电平移位器，该电平移位器提供具有一第二电压范围的一第一输出，该第二电压范围不同于该第一电压范围，该电平移位器包含一第一晶体管及一第二晶体管，该第一晶体管具有一控制端及一载电流端，第一晶体管的一导通电压具有一第一电平，且该第二晶体管具有一控制端，其中该第一晶体管的控制端的讯号与该第二晶体管的控制端的讯号系不同；以及

至少部分地在所述提供具有一第一电压范围的一第一输入至一电平移位器的步骤内，施加一偏压配置至该电平移位器的该第一晶体管，该偏压配置包含耦接至该第一晶体管的该载电流端的一参考电压、及耦接至该第一晶体管的该控制端的一控制电压，该控制电压大于该参考电压，其中该参考电压与该控制电压之间的一非零差具有小于该第一电平的一第二电平，且该第二电平致使该第一晶体管在线性区内弱导通；

其中，该第一晶体管是n型，该第二晶体管是p型，二者串联耦接于电压供应VDD与负电压供应VNP之间，该第二晶体管的源极耦接至电压供应VDD，该第一晶体管的源极耦接至负电压供应VNP，该第一晶体管的漏极和该第二晶体管的漏极共同被耦接至端点N1。