[发明专利]总线系统和用于受保护地访问存储器的方法

权利要求书

1.总线系统（300），包括

被分配有单元识别号（302a，302b，302c）的功能单元（301,307），

用于存储数据的存储单元（303），其中该存储单元具有存储区域（304），以及

总线（305），其中功能单元可经由总线与存储单元连接，

其特征在于，存储区域被设立用于向该存储区域分配一个或多个全局允许识别号（330），使得仅当分配给功能单元的单元识别号对应于分配给存储区域的全局允许识别号之一时，功能单元才访问存储区域，其中功能单元通过CPU（307）构成，该CPU被设立为使得在该CPU上执行程序（307a，307b），使得向该CPU分配与所述程序对应的识别号（302a，302b）。

2.根据权利要求1所述的总线系统，其中分配给存储区域的全局允许识别号中的至少之一可从允许仅以读的方式访问该存储区域的全局允许识别号组中选择。

3.根据权利要求1所述的总线系统，其中分配给存储区域的全局允许识别号中的至少之一可从允许仅以写的方式访问该存储区域的全局允许识别号组中选择。

4.根据权利要求1-3之一所述的总线系统，其中单元识别号通过电路确定。

5.根据权利要求1-3之一所述的总线系统，其中单元识别号通过可编程寄存器确定。

6.根据权利要求1-3之一所述的总线系统，该总线系统具有能与总线（405）连接的DMA控制器（406），其中DMA控制器具有多个可经由通道控制寄存器（420a，420b，420c）编程的DMA通道（407a，407b，407c），以及其中DMA控制器被设立用于通过DMA通道的通道组（408）来构成所述功能单元。

7.根据权利要求6所述的总线系统，其中DMA控制器被设立用于向所述通道组分配局部允许识别号，使得只有以下功能单元能够访问通道控制寄存器：即所述功能单元的单元识别号对应于所分配的局部允许识别号。

8.根据权利要求6所述的总线系统，其中向多个DMA通道中的每个分配通道优先级，使得当具有较大通道优先级的DMA通道启动数据传送时，经由具有较小通道优先级的DMA通道的、进行中的数据传送被中断。

9.根据权利要求8所述的总线系统，其中多个DMA通道中的每个单个DMA通道具有通道号，并且通道优先级随着通道号增大而增大或者随着通道号增大而降低。

10.根据权利要求1-3之一所述的总线系统，其中允许用于访问存储区域（304）的全局允许识别号（330）被存储在该存储区域的配置寄存器（309）中。

11.根据权利要求1-3之一所述的总线系统，其中允许用于访问通道控制寄存器的局部允许识别号（431）被存储在通道组控制寄存器（422）中。

12.具有根据权利要求1-11之一所述的总线系统的微处理器。

13.用于受保护地访问存储单元的存储区域的方法，包括

向功能单元（301，307，308）分配单元识别号（302a，302b，302c），

向存储区域（304）分配全局允许识别号（330），

其特征在于，仅当向该功能单元分配了对应于全局允许识别号的单元识别号时，该功能单元才访问该存储区域，其中功能单元通过CPU（307）构成，该CPU被设立为使得在该CPU上执行程序（307a，307b），使得向该CPU分配与所述程序对应的识别号（302a，302b）。

14.根据权利要求13所述的方法，其中分配给存储区域的全局允许识别号中的至少之一可从允许仅以读的方式访问或仅以写的方式访问该存储区域的全局允许识别号组中选择。