[发明专利]具有横向FET单元和场板的半导体器件及其制造方法

说明书

技术领域

本发明属于半导体领域，尤其是一种具有横向FET单元和场板的半导体器件及其制造方法。

背景技术

功率半导体器件比如功率MOSFET(金属氧化物半导体场效应晶体管，metal oxide semiconductor field effect transistors)在阻断模式下维持高的击穿电压，并且在导电模式下具有低的导通电阻。在横向功率MOSFET中，负载电流在平行于半导体裸片的主表面的横向方向上流通。对于沟道宽度、栅电极、漂移区和接触，横向路径强加区域约束(area restriction)，导致相对高的导通电阻RDSon。横向功率FinFET(鳍式场效应晶体管，fin field effect transistor)旨在通过在横向方向上扩展沟道宽度以减小导通电阻。亟需提供具有改进的电特性的横向功率半导体器件。

发明内容

根据一个实施例，一种制造半导体器件的方法包括：提供在半导体鳍(fin)之间从第一表面延伸至半导体衬底之中的介电条状结构(dielectric stripe structure)。提供覆盖第一区域的第一掩模，该第一区域包括介电条状结构的第一条状部分和半导体鳍的第一鳍部分。该第一掩模暴露包括第二条状部分和第二鳍部分的第二区域。通过引入杂质在第二鳍部分中形成沟道区/体区，其中第一掩模被用作注入掩模。使用基于第一掩模的蚀刻掩模，至少在第二条状部分中形成凹槽(recess groove)。

依照另一的实施例，一种半导体器件包括在半导体部分的第一区域中的埋置场板条(field plate stripe)，其中场板条的纵轴平行于第一横向方向延伸，第一横向方向平行于半导体部分的第一表面。埋置单元条(cell stripe)包括在第一区域中的第一单元绝缘层(cell insulator)和在第二区域中的埋置栅电极，第二区域在第一横向方向上毗连第一区域。栅极介电层(gate dielectric)介电绝缘埋置栅电极与在相邻的单元条之间形成的半导体鳍。栅极介电层薄于第一单元绝缘层。

通过阅读下面的具体实施方式和参考附图，本领域的技术人员将领会其他的特征和优点。

附图说明

附图被包括以提供对本发明的进一步理解，而且附图被包括在本说明书中并构成本说明书的一部分。附图说明了本发明的实施例，并且和具体实施方式一起用于解释本发明的原理。通过参考下面的具体实施方式，能更好地理解并将容易领会本发明的其他的实施例和众多预期优点。

图1A是半导体衬底的部分的示意性平面图，用于说明使用第一掩模形成沟道区/体区之后的制造半导体器件的方法；

图1B是图1A的半导体衬底部分沿线B-B的示意性剖视图；

图1C是图1A的半导体衬底部分沿线C-C的示意性剖视图；

图2A是图1A的半导体衬底部分的示意性平面图，用于说明依照提供修整过的第一掩模的实施例制造半导体器件的方法；

图2B是图2A的半导体衬底部分沿线B-B的示意性剖视图；

图2C是图2A的半导体衬底部分沿线C-C的示意性剖视图；

图3A是依照实施例的半导体器件的部分的示意性横向剖视图，该实施例提供了具有场板和自对准漏极延伸的横向FinFET；

图3B是图3A的半导体器件部分沿线A-B和线B-C的投影在同一平面上的示意性组合剖视图；

图4A是提供适形介电层(conformal dielectric layer)之后的半导体衬底的部分的示意性平面图，用于说明依照通过热氧化生长(thermal oxide growth)提供单元绝缘层的实施例制造半导体器件的方法；

图4B是图4A的半导体衬底部分沿线B-B的示意性剖视图；

图4C是图4A的半导体衬底部分沿线C-C的示意性剖视图；

图4D是图4A的半导体衬底部分沿线D-D的示意性剖视图；

图5A是通过第一掩模的开口引入杂质之后，图4A的半导体衬底部分的示意性平面图；

图5B是图5A的半导体衬底部分沿线B-B的示意性剖视图；

图5C是图5A的半导体衬底部分沿线C-C的示意性剖视图；

图5D是图5A的半导体衬底部分沿线D-D的示意性剖视图；

图6A是使用修整过的第一掩模作为蚀刻掩模在介电条状结构中形成凹槽之后，图5A的半导体衬底部分的示意性平面图；

图6B是图6A的半导体衬底部分沿线B-B的示意性剖视图；