[发明专利]SOC芯片的管脚复用电路

说明书

技术领域

本发明涉及SOC芯片设计领域，更具体地涉及一种SOC芯片的管脚复用电路。

背景技术

随着SOC芯片设计的不断发展，集成规模愈来愈大，SOC芯片也愈来愈复杂。随之而来的是，SOC芯片与外部交流的“窗口”(管脚)，所需要的数目也是愈来愈来多，少则几十，多则几百，已经极大地制约了SOC芯片的成本压缩，有些管脚限制很严重的SOC芯片甚至可能出现芯片面积是真正设计的几倍，从而导致成本提升几倍的情况。

因此，在SOC芯片设计中，对管脚的复用愈来愈重视。一般通常的做法是，根据功能进行复用，比如同一个管脚在某一时刻需要进行SPI通讯，就将管脚复用成SPI接口管脚；在下一时刻需要进行JTAG通讯，就将管脚复用成JTAG接口管脚。

但是，一些特殊的固定功能管脚按照上述方式还是无法进行复用，比如LED管脚。在SOC芯片工作过程中，LED灯需要一直指示芯片工作状态，因此根本无法复用成其它功能管脚。

因此，有必要提供一种改进的SOC芯片的管脚复用电路，以实现对固定功能输出管脚的复用。

发明内容

本发明的目的是提供一种SOC芯片的管脚复用电路，本发明的SOC芯片的管脚复用电路可对芯片的固定功能管脚进行复用，复用成某些固定状态的输入配置管脚，提高了芯片管脚的复用率，减小了芯片的体积。

为实现上述目的，本发明提供一种SOC芯片的管脚复用电路，其包括上电复位展宽子电路、采样保存子电路、管脚、等效上拉电阻或等效下拉电阻，SOC芯片的上电复位信号输入所述上电复位展宽子电路，且所述上电复位展宽子电路将展宽后的上电复位信号输入所述采样保存子电路与管脚的使能端，以控制所述采样保存子电路的采样时间点及所述管脚的输出，所述管脚的外部连接端与外部应用连接，管脚的输出端与SOC芯片连接，管脚的输入端与所述采样保存子电路连接，所述等效上拉电阻或等效下拉电阻的一端与所述管脚的外部连接端连接，所述等效上拉电阻的另一端与外部电源连接，所述等效下拉电阻的另一端接地。

较佳地，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述等效上拉电阻或等效下拉电阻控制所述管脚的状态。

较佳地，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述等效上拉电阻或等效下拉电阻的状态通过所述管脚输入SOC芯片。

较佳地，所述上电复位展宽子电路对上电复位信号进行展宽的期间，所述采样保存子电路对等效上拉电阻或等效下拉电阻的状态进行采样，且通过展宽后的上电复位信号控制采样时间点。

与现有技术相比，本发明的SOC芯片的管脚复用电路，通过所述上电复位展宽子电路对输入的上电复位信号进行展宽，且展宽后的上电复位信号控制所述管脚的使能端，使得在上电复位信号的展宽期间管脚仍然处于输入状态，芯片及外部应用均没有对管脚进行驱动，管脚状态就可以由等效上拉电阻或等效下拉电阻来控制，从而可通过等效上拉电阻或等效下拉电阻输入期望的固定模式的输入激励至芯片，即实现了对固定管脚输入激励而复用该固定管脚，控制芯片。因此，本发明SOC芯片的管脚复用电路提高了芯片管脚的复用率，减小了芯片的体积。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

附图说明

图1为本发明SOC芯片的管脚复用电路的结构框图。

图2为本发明一个具体实施例的结构框图。

图3为本发明一个具体实施例的另一结构框图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种SOC芯片的管脚复用电路，本发明的SOC芯片的管脚复用电路可对芯片的固定功能管脚进行复用，复用成某些固定状态的输入配置管脚，提高了芯片管脚的复用率，减小了芯片的体积。