[发明专利]一种碳化硅双极性晶体管

说明书

技术领域

本发明属于半导体技术领域，具体的说是涉及一种碳化硅双极性晶体管。

背景技术

近些年以来，随着微电子技术的迅猛发展，发展新型大功率半导体器件越来越受到人们的关注，同时对器件的应用也提高了要求。作为第三代半导体，碳化硅材料具有宽带隙、高电子饱和漂移速度、高热导率、高临界击穿电场等突出优点，特别适合制作大功率、高频、高温半导体器件。基于SiC材料的电力电子器件具有输出功率高、耐高温、抗辐射等特点，能使得电力电子器件具有更大功率、更小体积和更恶劣条件下工作的能力。

碳化硅双极型晶体管(SiC BJT)是一种电流控制、常关型器件，由两个背靠背的PN结组成，分为发射区、基区和集电区三部分。器件工作时，基区注入少量电流，在发射区和集电区之间就会形成较大的电流，从而达到放大电流的作用。由于器件本身的特点和材料的优势，SiC BJT具有导通电阻低，电流密度高，开关速度快的特点。

不断提高耐压和电流放大倍数、降低导通电阻一直是SiC BJT研究中备受关注的问题。近些年，对SiC BJT的研究也取得了很大进展，但目前仍有很大问题还未完全解决。商业化SiC BJT目前主要存在的障碍为长时间工作条件下电性能退化问题，表现在电流增益降低和导通电阻的提高。其中外基区刻蚀区域SiC/SiO₂界面陷阱对基区载流子的输运产生影响是一个重要的原因。以NPN管为例，器件开启时，大量的电子由发射极注入基区，到达外基区表面时，被SiC/SiO₂界面陷阱俘获，并与基区的空穴发生表面复合效应，产生表面复合电流。表面复合电流是基极电流的一部分，会导致基极电流增大，电流增益减小。同时界面陷阱的存在会影响载流子的寿命，会进一步影响器件的电流增益，最终导致器件退化。

除了要不断改善工艺，降低外基区刻蚀后的界面陷阱态密度改善器件性能以外，还可以从器件结构入手，降低界面态的的影响。申请号为7345310B2的美国专利公开了一种在外基区淀积一层SiC钝化层的SiC BJT结构；其主要技术方案为利用钝化层与基区之间的内建电势，使得钝化层自耗尽，这样完全耗尽的钝化层将SiO₂介质层与外基区隔开，使得SiO₂介质层不能与外基区直接接触，同时耗尽的钝化层内自由载流子全部被耗尽，不会通过SiO₂介质层与钝化层之间的陷阱产生复合效应。但是由于SiC钝化层与外基区的之间的内建电势只有2.7V，需要将钝化层全部自耗尽就需要对钝化层的的厚度和浓度提出较苛刻的要求，因此其实用性较差。

发明内容

本发明的目的，就是针对上述传统碳化硅双极型晶体管存在的问题，提出一种能有效降低表面复合、提高电流增益的碳化硅双极性晶体管。

本发明的技术方案是，一种碳化硅双极性晶体管，包括N⁺衬底202、设置在N⁺衬底202上层的N^-漂移区203和设置在N^-漂移区203上层的P^-基区204；所述N⁺衬底202下表面设置有集电极201；所述P^-基区204上表面中间部位设置有N⁺发射区205，其上层的两侧分别设置有P⁺掺杂区207；所述N⁺发射区205上表面设置有发射极206；所述P⁺掺杂区207上表面设置有基极208；其特征在于，在N⁺发射区205与P⁺掺杂区207之间的P^-基区204上表面设置有N⁺外延层210；所述N⁺外延层210上表面设置有N⁺外延层电极211；所述基极208与N⁺外延层210和N⁺外延层电极211之间、N⁺外延层210和N⁺外延层电极211与N⁺发射区205和发射极206之间通过SiO₂介质层209隔离。