[发明专利]一种修复超低介质常数薄膜侧壁损伤的方法

说明书

技术领域

本发明涉及半导体集成电路及其制造领域，尤其涉及一种修复超低介质常数薄膜侧壁损伤的方法。

背景技术

随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。在半导体制造工艺中，由于铝互连线具有良好的导电性能，且铝与介电质材料、半导体材料之间具有很好的粘附性能，所以被广泛的应用于集成电路的后段互连；然而，随着集成度的进一步提高，使得导线的尺寸越来越小，而铝导线的电阻就显得较高，已经难以满足高电流密度的要求，因此铝互连线逐渐过渡到铜导线。

另外，利用低介电常数介电层作为金属层间介电层，可以有效降低电容。铜互连技术搭配低介电常数材料所构成的金属层间介电层(intermetal dielectric，IMD)是目前最受欢迎的互连结构工艺组合，其能够有效改善电阻电容延迟的现象，其将成为下一代半导体工艺的标准互联技术之一。

在集成电路工艺中，超低介质常数材料必须满足诸多条件，例如：足够的机械强度以支撑多层连线的架构，高杨氏系数，高击穿电压，低漏电，高热稳定性，良好的粘合强度，低吸水性，低薄膜应力，高平坦化能力，低热张系数以及化学机械抛光工艺的兼容性等。

目前现有的形成超低介质常数薄膜的方法是：步骤S01，在半导体衬底10上沉积介电阻挡层20以及含有致孔剂40的低介电常数层30(如图1所示)；步骤S02，对低介电常数层30表面进行氧气等离子体处理，以去除低介电常数层30表面残留的反应物前驱物，并在低介电常数层30表面形成氧化层50(如图2所示)；步骤S03，去除低介电常数层30中的致孔剂40，以形成微孔的低介电常数层30(如图3所示)；步骤S04，在处理后的低介电常数层30表面依次形成介电阻挡层20以及金属硬质掩膜层60(如图4所示)；步骤S05：采用刻蚀工艺在所述金属硬质掩膜层60、介电阻挡层20、氧化层50和低介电常数层30所形成层叠结构中形成沟槽70(如图5所示)；步骤S06：在沟槽70内填充金属铜，所述金属铜填满沟槽70并覆盖沟槽70两侧的金属硬质掩膜层60；步骤S07：采用化学机械研磨对所述金属铜和上述层叠结构平坦化，至暴露出所述低介电常数层30。

但是，上述方法中由于采用氧气等离子体处理去除反应腔内残留的反应物前驱物，会导致薄膜表面会形成一层相对致密的氧化层，在后续采用化学溶液刻蚀沟槽的过程中，由于氧化层在化学溶液中的刻蚀速率通常大于低介电常数层的刻蚀速率，从而导致沟槽70结构的侧壁往往出现凹曲形貌(请参考图5)，即相对于低介电常数层30的侧壁，氧化层50的侧壁凹陷往往较深，从而使凹槽70结构的侧壁出现凹陷80，凹陷80的存在会影响后续的工艺制程，例如在后续的铜填充工艺中，容易形成铜填充空穴等缺陷。因此，提供一种修复超低介质常数薄膜侧壁损伤的方法成为本领域技术人员亟待解决的问题。

发明内容

本发明的目的是提供了一种修复超低介质常数薄膜侧壁损伤的方法，能够修复超低介质常数薄膜由于刻蚀带来的侧壁损伤而导致的不良影响，保持刻蚀后的凹槽结构的侧壁平坦化，同时该工艺能够使介电常数的K值较低。

为解决上述问题，本发明提供一种修复超低介质常数薄膜侧壁损伤的方法，包括：

步骤S01：在半导体衬底上依次沉积介电阻挡层以及低介电常数层，其中，所述低介电常数层含有致孔剂；

步骤S02：对所述低介电常数层表面进行氧气等离子体处理，并在所述低介电常数层表面形成氧化层；

步骤S03：向所述低介电常数层表面形成的氧化层中掺入碳元素；

步骤S04：对所述低介电常数层进行紫外线处理或加热处理，以去除所述致孔剂；

步骤S05：在处理后的低介电常数层表面依次形成介电阻挡层以及金属硬质掩膜层；

步骤S06：采用刻蚀工艺在所述金属硬质掩膜层、介电阻挡层、氧化层和低介电常数层所形成层叠结构中形成沟槽。

优选的，步骤S03中，向所述氧化层掺入碳元素之前或之后，向所述低介电常数层掺入碳元素。

优选的，向所述氧化层中掺入碳元素的深度大于所述氧化层的深度。

优选的，掺入碳元素的方法是离子注入或者等离子体掺杂。

优选的，向所述氧化层掺入的是碳原子或者含碳的分子。

优选的，向所述氧化层掺入C₇H_x或者C₁₆H_x。

优选的，所述低介电常数层采用等离子体化学气相沉积或者旋涂-凝胶法形成，所述低介电常数层的介电常数为2.2-2.8。