[发明专利]一种8英寸肖特基管用硅外延片的制造方法

说明书

技术领域

本发明涉及一种硅外延片，具体而言，是一种8英寸肖特基管用硅外延片的制造方法。

背景技术

肖特基二极管，Schottky Barrier Diode,缩写成SBD，SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的，因此，SBD也称为金属－半导体二极管或表面势垒二极管，它是一种热载流子二极管。

肖特基二极管是低功耗、大电流、超高速半导体器件，其反向恢复时间极短，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安，这些优良特性是快恢复二极管所无法比拟的。典型的肖特基整流管的内部电路结构是以N型半导体为基片，在上面形成用砷作掺杂剂的N-外延层，阳极使用钼或铝等材料制成阻档层，用二氧化硅来消除边缘区域的电场，提高管子的耐压值。N型基片具有很小的通态电阻，其掺杂浓度较外延层层要高100倍，在基片下边形成N+阴极层，其作用是减小阴极的接触电阻，通过调整结构参数，N型基片和阳极金属之间便形成肖特基势垒，当在肖特基势垒两端加上正向偏压时，肖特基势垒层变窄，其内阻变小；反之，若在肖特基势垒两端加上反向偏压时，肖特基势垒层则变宽，其内阻变大。

8″肖特基管采用大规模集成电路精细加工技术，故对外延片表面的颗粒要求极高，对外延片的弯曲度、翘曲度、平整度和局部平整度有极高的要求，8″肖特基管要实现大电流、低导通压降和较小的反向漏电，对外延材料的晶格结构和电阻率分布的均匀性有特殊的要求，也对外延层体内和表面的金属含量有较高的要求，目前国际上一般采用单片外延炉生长功率肖特基管用外延片，我们目前用ASM单片外延炉生产肖特基管用外延片，其一些主要的参数都达到国外的技术水平。

肖特基管用外延片材料要求平区电阻率的均匀性≤3％，过渡区宽度小于1μm，而且所用衬底为重掺As或重掺P。众所周知，在N+衬底上生长电阻率高而均匀性好的外延层是极其困难的，理想的外延层与衬底的界面过渡区是陡峭的，然而在实际生长条件下，有二种重要因素影响到过度区的分布情况：一是杂质原子由高浓度衬底向外延层的固态扩散，其最终的杂质分布为余误差函数分布；二是外延生长时的汽相自掺杂；汽相自掺杂对过度区有几方面的影响：杂质从衬底背面和衬底边缘的蒸发；杂质从衬底正面的蒸发；杂质从衬底正面向外延层扩散。所谓汽相自掺杂是在外延生长时，首先是HCL气腐后产生的高浓度杂质，留在反应室内，虽经大流量气体吹除，仍有部分杂质留在外延表面的滞留层内，在外延生长时作为掺杂杂质进入外延层里，其次是衬底表面、边缘、背面的杂质在高温时逃逸到气相中，致使衬底与外延层界面杂质浓度过高，造成过度区加宽，从而减少外延层的有效厚度。同时汽相自掺杂不仅对外延层表面经向电阻率分布的均匀性产生很大的影响，由于边缘和背面杂质的自掺杂作用，也使边缘的电阻率低于中心的电阻率，而且对过渡区产生较大的影响，也造成中心区和边缘区过渡区大小的不一致。其结果是外延片中心电阻率高，边缘电阻率低，制成器件时其反向击穿电压V_R是中间大边缘小，正向导通电压V_F也是中间大边缘小，这不仅减小了外延片参数控制的范围，增加了控制难度，也造成器件电参数的离散。

发明内容

针对现有技术中过渡区的大小和电阻率的均匀性直接影响肖特基管的反向击穿电压以及表面平整度直接影响肖特基管的加工精度等问题，本发明提供了一种8英寸肖特基管用硅外延片的制造方法，是依据自掺杂的产生机理及抑制方法和固体扩散的理论而发展起来的一种硅外延新型技术，目的是在其后的器件高温工艺中阻挡衬底的杂质向外延层扩散，最大限度的减小固体扩散的影响，以减少过度区宽度，保证器件的电参数的一致性。

本发明的技术解决方案是：一种8英寸肖特基管用硅外延片的制造方法，其步骤为：

步骤一：控制HCl的气体腐蚀量：选择合适的HCl流量和腐蚀时间，选择腐蚀温度为1130℃，腐蚀的时间4分钟和HCl流量10L/min，气体腐蚀后使用大流量的H气吹除残留杂质，减小腐蚀杂质在外延反应器的浓度；

步骤二：第一层外延生长：在高浓度的衬底表面生长一层纯度外延层，对衬底片表面和边缘进行包封，控制其生长温度、生长速率和外延时间，以使包封层达到理想效果，同时必须考虑低温淀积以减少自掺杂杂质的蒸汽压和固态扩散速率；其合适的外延条件为：腐蚀温度1130℃、腐蚀流量10L/min、生长温度1090℃、生长速率0.5～0.8μm/min，这样才能保证外延片表面的平整度和局部平整度；