[发明专利]电子设备

说明书

一种电子设备包括存储器。所述存储器包括：第一单元阵列，包括多个快闪存储器单元；第一外围电路，适于控制第一单元阵列；第二单元阵列，包括多个可变电阻存储器单元；以及第二外围电路，适于控制第二单元阵列。第一单元阵列、第一外围电路以及第二外围电路在半导体衬底的表面之上形成在第一层级，第二单元阵列在半导体衬底的表面之上设置在第二层级，第二层级比第一层级更高。第二单元阵列的一部分在平面图中与第二外围电路和/或第一单元阵列重叠。

相关申请的交叉引用

本申请要求2013年11月20日提交的申请号为10-2013-0141374、发明名称为“电子设备”的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及存储器电路和器件，以及它们在电子设备或系统中的应用。

背景技术

近来，随着电子装置趋于小型化、低功耗、高性能、多功能等，已经在本领域寻求能将信息储存在诸如计算机、便携式通信设备等的各种电子装置中的半导体器件，并且已经对适合的半导体器件进行了研究。这种半导体器件包括使用能根据施加的电压或电流而在不同的电阻状态之间切换的材料和结构来储存数据的半导体器件，诸如阻变随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、电熔丝等。

发明内容

本公开的实施例包括存储器电路和器件，以及它们在电子设备或系统中的应用，并且提供了具有集成在一个衬底之上的可变电阻存储器和快闪存储器的复合存储器件的电子设备的各种实施方式。

在一个实施例中，一种电子设备包括半导体存储器，所述半导体存储器包括：第一单元阵列，包括多个快闪存储器单元；第一外围电路，适于控制第一单元阵列；第二单元阵列，包括多个可变电阻存储器单元；以及第二外围电路，适于控制第二单元阵列。第一单元阵列、第一外围电路和第二外围电路沿着与半导体衬底的表面垂直的方向形成在同一层级，第二单元阵列设置成在垂直方向上比第一单元阵列、第一外围电路和第二外围电路更高，并且与第二外围电路和第一单元阵列重叠。

以上设备的实施例可以包括下列中的一个或更多个。

第一单元阵列被设置成沿着与半导体衬底的表面平行的水平方向在第一外围电路和第二外围电路之间与第二外围电路相邻。电子设备还包括多层互连结构，所述多层互连结构与第二单元阵列和第二外围电路耦接，并且设置在第二单元阵列和第二外围电路之间。

第一外围电路包括利用半导体衬底形成的第一外围电路晶体管，第二外围电路包括利用半导体衬底形成的第二外围电路晶体管，第一单元阵列包括利用半导体衬底形成的单元晶体管和选择晶体管。单元晶体管包括层叠有隧道绝缘层、浮栅、电荷阻挡层和控制栅的第一栅结构，并且第一外围电路晶体管、第二外围电路晶体管和选择晶体管包括从第一栅结构去除了电荷阻挡层的至少一部分的第二栅结构，使得第二栅结构的浮栅和控制栅电耦接。

第二单元阵列包括：多个第一线，沿着第一水平方向延伸；多个第二线，沿着第二水平方向延伸以在第一线之上与第一线交叉；以及可变电阻元件，在第一线和第二线之间设置在第一线和第二线的交叉点处。第一线和第二线在第二单元阵列和第二外围电路彼此重叠的区域中经由设置在第二单元阵列和第二外围电路之间的多层互连结构与第二外围电路电耦接，并且第一线和第二线中的至少一个延伸以与第一单元阵列重叠。

第一单元阵列包括利用半导体衬底形成的单元晶体管和选择晶体管，第二单元阵列包括：多个第一线，沿着第一水平方向延伸；多个第二线，沿着第二水平方向延伸以在第一线之上与第一线交叉；以及可变电阻元件，在第一线和第二线之间设置在第一线和第二线的交叉点处，并且布置有单元晶体管和选择晶体管的第一矩阵区与布置有可变电阻元件的第二矩阵区的一部分重叠。

第一单元阵列经由设置在第一矩阵区外部的区域中的导体与第一外部电路电耦接，第二单元阵列经由设置在第二矩阵区外部的区域中的导体与第二电路电耦接。