[发明专利]用于形成嵌入式锗硅的方法

说明书

本申请公开一种用于形成嵌入式锗硅的方法。该方法包括：提供前端器件结构，该前端器件结构包括半导体衬底和位于半导体衬底上的栅极结构；在前端器件结构的表面上沉积掺杂碳的氮化硅层；在掺杂碳的氮化硅层的表面上形成氮化硅膜；进行光刻和刻蚀工艺，在半导体衬底中要形成源极和漏极的位置形成凹陷区；以及在凹陷区中外延生长嵌入式锗硅。

技术领域

本发明一般地涉及半导体制造工艺，尤其涉及一种用于形成嵌入式锗硅的方法。

背景技术

目前，影响场效应晶体管性能的主要因素在于载流子的迁移率，其中载流子的迁移率会影响沟道中电流的大小。场效应晶体管中载流子迁移率的下降不仅会降低晶体管的切换速度，而且还会使开和关时的电阻差异缩小。因此，在互补金属氧化物半导体场效应晶体管(CMOS)的发展中，有效提高载流子迁移率一直都是晶体管结构设计的重点之一。

常规上，CMOS器件制造技术中将P型金属氧化物半导体场效应晶体管(PMOS)和N型金属氧化物半导体场效应晶体管(NMOS)分开处理，例如，在PMOS器件的制造方法中采用压应力材料，而在NMOS器件中采用张应力材料，以向沟道区施加适当的应力，从而提高载流子的迁移率。其中，嵌入式锗硅(SiGe)技术(以下称为eSiGe技术)由于其能够对沟道区施加适当的压应力以提高空穴的迁移率而成为PMOS应力工程的主要技术之一。目前，存在两种锗硅应力引入技术，一种是在PMOS晶体管的源/漏区形成锗硅应力层，另一种是在栅极结构的正下方、在沟道区中形成锗硅应力层。

举例而言，现有技术外延生长嵌入式锗硅工艺可包括以下步骤：

(1)在半导体衬底(例如，硅基底)上生成栅极氧化层；

(2)在栅极氧化层上沉积多晶硅层；

(3)对多晶硅层进行离子掺杂；

(4)在多晶硅层上沉积氮化硅层作为硬掩膜层；

(5)在硬掩膜层上形成图案化的光刻胶层，定义多晶硅层所形成的栅极的位置；

(6)以图案化的光刻胶层为掩膜，依次刻蚀硬掩膜层、多晶硅层及栅极氧化层，并去除图案化的光刻胶层；

(7)在上述结构的表面，即半导体衬底、硬掩膜层的表面，及栅极氧化层、多晶硅层和硬掩膜层的侧面，沉积氧化层；

(8)在氧化层的表面上沉积氮化层；

(9)进行光刻和刻蚀工艺，在半导体衬底中形成硅基底凹陷区；

(10)在硅基底凹陷区中外延生长锗硅，即将锗硅填充在凹陷区内；以及

(11)进行其它后续工艺，例如偏移侧墙形成、源极和漏极形成、自对准多晶硅化物、金属化等等。

在现有技术外延生长嵌入式锗硅工艺中，如图1所示，可去除膜(disposal film)101，也称为伪侧墙(dummy spacer)，是由氧化层与氮化层两者组合而成的。在图1中，101为伪侧墙，103为嵌入式锗硅(即eSiGe)。通常，氧化层在热磷酸(H₃PO₄)去除工艺中可以作为可去除氮化层的停止层，而可去除氮化层则可以作为NMOS/PMOS选择性生长锗硅膜的保护层。

然而，在外延生长嵌入式锗硅的过程中，由于化学气相沉积(CVD)氧化层的eSiGe选择性差以及表面形貌不佳等原因，在多晶硅层的肩部很容易形成诸如突起之类的缺陷。而且，在对eSiGe进行氢氟酸(HF)预清洗期间，容易发生氧化层损失而导致该处生成空隙。如图2所示，其示出现有技术外延生长嵌入式锗硅工艺中产生的缺陷，其中缺陷210指示由于氧化层eSiGe选择性差等因素而在多晶硅层肩部产生的突起状缺陷，缺陷220则指示在HF清洗期间由于氧化层损失而产生的空隙。

因此，有必要开发一种用于形成嵌入式锗硅同时克服上述缺陷的方法。