[发明专利]一种U形沟槽的功率器件及其制造方法

说明书

技术领域

本发明属于半导体功率器件技术领域，特别是涉及一种U形沟槽的功率器件及其制造方法。

 

背景技术

随着现代微电子技术的不断深入发展，功率MOS晶体管以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今半导体功率器件发展的主流。常用的半导体功率器件主要有平面扩散型MOS晶体管和沟槽型MOS晶体管等类型。以沟槽型MOS晶体管为例，该器件因采用了垂直沟道结构，其面积比平面扩散型MOS晶体管要小很多，所以其电流密度有很大的提高。

公知的沟槽型功率器件的剖面结构如图1所示，在整个U形沟槽（13）的表面形成有厚度均匀的栅氧化层（15、16），该结构的沟槽型功率器件为提高开关频率需要增加栅氧化层厚度以降低栅氧电容，然而栅氧化层厚度增加会提高器件工作电压。为解决上述问题，国际专利申请PCT/US2002/028067 公开的“带有自对准源极和接触的沟槽型场效应晶体管”方案中提出了一种U形沟槽的功率器件，其剖面结构如图2所示，该结构是在U形沟槽的底部形成比栅氧化层的厚度更厚的场氧化层，使得器件具有较低的栅氧电容，以提升开关频率。但该结构的U形沟槽的功率器件还存在以下明显不足：一是受击穿电压的限制，其硅外延层的掺杂浓度较低，增大了其导通电阻，影响了U形沟槽功率器件的性能；二是U形沟槽底部的厚场氧化层和沟道区薄栅氧化层之间的过渡区过小，使得底部场氧化应力增大，导致发生漏电流及可靠性问题。

 

发明内容

本发明的目的是为克服现有技术的不足而提供一种U形沟槽的功率器件及其制造方法，本发明一方面通过在功率器件漏区之上的漂移区内形成电荷补偿区，形成超结结构来提高功率器件的击穿电压，可在不影响击穿电压的前提下，提高硅外延层的掺杂浓度、降低导通电阻；另一方面通过在U形沟槽的底部预置一个小的凹槽，再进行场氧化层的氧化，使得场氧化的应力过渡区得到延长，以大大降低氧化应力造成的漏电流和提高器件的可靠性。

根据本发明提出的一种U形沟槽的功率器件，它包括： 

半导体衬底底部的第一掺杂类型的漏区，以及位于所述漏区之上的半导体衬底内的第一种掺杂类型的漂移区；

其特征在于还包括：

在所述漂移区内设有第二种掺杂类型的电荷补偿区，该电荷补偿区与所述漂移区之间设有超结结构；

在所述电荷补偿区之上的半导体衬底内设有U形沟槽，该U形沟槽的底部延伸进入所述漂移区；

在所述U形沟槽侧壁两侧的半导体衬底内分别设有第二种掺杂类型的沟道区，在该U形沟槽侧壁的两个侧面上分别设有覆盖该沟道区的栅氧化层、以及在该U形沟槽底部设有场氧化层，该场氧化层的两侧呈鸟嘴形状；

在所述U形沟槽内设有覆盖所述栅氧化层和场氧化层的多晶硅栅极；

在所述半导体衬底内的两个沟道区之上分别设有第一种掺杂类型的源区。

本发明提出的一种U形沟槽的功率器件的进一步优化方案是：

本发明所述U形沟槽底部设有一个开口宽度小于该U形沟槽开口宽度的凹槽，该凹槽的深度为10-100纳米，所述场氧化层填满该凹槽。

本发明所述第一种掺杂类型为n型掺杂，则所述第二种掺杂类型为p型掺杂；或所述第一种掺杂类型为p型掺杂，则所述第二种掺杂类型为n型掺杂。

本发明所述场氧化层的厚度大于所述栅氧化层的厚度。

基于上述本发明提出的一种U形沟槽的功率器件的制造方法，它包括起始步骤：

（1）在所述第一种掺杂类型的漏区之上外延形成第一种掺杂类型的硅外延层； 

（2）在所述硅外延层的表面形成硬掩膜层，之后进行光刻和刻蚀在所述硅外延层内形成U形沟槽；

（3）在所述U形沟槽的表面依次形成第一层绝缘薄膜和第二层绝缘薄膜；

其特征在于还包括以下继续步骤：

（4）进行离子注入，在所述U形沟槽底部的硅外延层内形成第二种掺杂类型的电荷补偿区； 

（5）通过各向异性的刻蚀方法刻蚀掉U形沟槽底部的所述第二层绝缘薄膜；

（6）刻蚀掉暴露的U形沟槽底部的所述第一层绝缘薄膜，并继续在U形沟槽的底部进行10-100纳米厚度的硅外延层的刻蚀；

（7）通过氧化工艺在所述U形沟槽的底部形成场氧化层；

（8）完全刻蚀掉所述第二层绝缘薄膜、暴露的第一层绝缘薄膜和硬掩膜层；