[发明专利]一种U形沟槽的功率器件及其制造方法

权利要求书

1.一种U形沟槽的功率器件，它包括：

半导体衬底底部的第一掺杂类型的漏区，以及位于所述漏区之上的半导体衬底内的第一种掺杂类型的漂移区；

其特征在于还包括：

在所述漂移区内设有第二种掺杂类型的电荷补偿区，该电荷补偿区与所述漂移区之间设有超结结构；

在所述电荷补偿区之上的半导体衬底内设有U形沟槽，该U形沟槽的底部延伸进入所述漂移区；

在所述U形沟槽侧壁两侧的半导体衬底内分别设有第二种掺杂类型的沟道区，在该U形沟槽的两个侧壁上分别设有覆盖该沟道区的栅氧化层、以及在该U形沟槽底部设有场氧化层，该场氧化层的两侧呈鸟嘴形状；

在所述U形沟槽内设有覆盖所述栅氧化层和场氧化层的多晶硅栅极；

在所述半导体衬底内的两个沟道区之上分别设有第一种掺杂类型的源区。

2.根据权利要求1所述的一种U形沟槽的功率器件，其特征在于所述U形沟槽底部设有一个开口宽度小于所述U形沟槽开口宽度的凹槽，该凹槽的深度为10-100纳米，所述场氧化层填满该凹槽。

3.根据权利要求1所述的一种U形沟槽的功率器件，其特征在于所述第一种掺杂类型为n型掺杂，则所述第二种掺杂类型为p型掺杂；或所述第一种掺杂类型为p型掺杂，则所述第二种掺杂类型为n型掺杂。

4.根据权利要求1所述的一种U形沟槽的功率器件，其特征在于所述场氧化层的厚度大于所述栅氧化层的厚度。

5.基于权利要求1所述的一种U形沟槽的功率器件的制造方法，它包括起始步骤：

（1）在所述第一种掺杂类型的漏区之上外延形成第一种掺杂类型的硅外延层； 

（2）在所述硅外延层的表面形成硬掩膜层，之后进行光刻和刻蚀，在所述硅外延层内形成U形沟槽；

（3）在所述U形沟槽的表面依次形成第一层绝缘薄膜和第二层绝缘薄膜；

其特征在于还包括以下继续步骤：

（4）进行离子注入，在所述U形沟槽底部的硅外延层内形成第二种掺杂类型的电荷补偿区； 

（5）通过各向异性的刻蚀方法刻蚀掉U形沟槽底部的所述第二层绝缘薄膜；

（6）刻蚀掉暴露的U形沟槽底部的所述第一层绝缘薄膜，并继续在U形沟槽的底部位置进行10-100纳米厚度的硅外延层的刻蚀；

（7）通过氧化工艺在所述U形沟槽的底部形成场氧化层；

（8）完全刻蚀掉所述第二层绝缘薄膜、暴露的第一层绝缘薄膜和硬掩膜层；

（9）进行热氧化，在所述U形沟槽的两个侧壁上分别形成栅氧化层，该栅氧化层厚度小于该U形沟槽底部形成的场氧化层厚度；

（10）进行多晶硅淀积和各向同性刻蚀，在所述U形沟槽内形成覆盖所述场氧化层和栅氧化层的多晶硅栅极，该多晶硅栅极的顶部低于所述硅外延层的上表面；

（11）进行离子注入，在所述硅外延层内形成第二种掺杂类型的沟道区；

（12）进行源极光刻和离子注入，在沟道区之上形成第一种掺杂类型的源区。

6.根据权利要求5所述的一种U形沟槽的功率器件的制造方法，其特征在于所述步骤（4）可在步骤（5）或步骤（6）之后进行。

7.根据权利要求5所述的一种U形沟槽的功率器件的制造方法，其特征在于所述第一层绝缘薄膜的材质为氧化硅。

8.根据权利要求5所述的一种U形沟槽的功率器件的制造方法，其特征在于所述第二层绝缘薄膜的材质为氮化硅或氮氧化硅。

9.根据权利要求5所述的一种U形沟槽的功率器件的制造方法，其特征在于步骤（11）所述的离子注入可在步骤（1）之后进行，在整个硅外延层的顶部由离子注入形成掺杂区。

10.根据权利要求5所述的一种U形沟槽的功率器件的制造方法，其特征在于步骤（6）为备选步骤。