[发明专利]具有低功率数字信号处理(DSP)模式的通用处理单元

说明书

一种方法和电路布置利用具有低功率DSP模式的通用处理单元，该低功率DSP模式用于重新配置通用处理单元以用减少的功率消耗高效地执行DSP工作量。在DSP模式中时，可以停用数据高速缓存、执行单元和同时多线程中的一项或者多项以减少功率消耗并且提供用于DSP工作量的性能。另外，可以停用用于寄存器文件的用于支持多线程化的分割以及寄存器重命名功能，以提供用于与DSP工作量使用的扩展的寄存器集合。作为结果，通用处理单元可以具有功率消耗减少的用于DSP工作量的增强的性能，而又未牺牲用于其它非DSP/通用工作量的性能。

技术领域

本发明主要地涉及数据处理并且具体地涉及处理器架构和控制这样的架构的功率消耗。

背景技术

随着半导体技术继续随着时钟速度增加而尺寸更接近实际限制，架构设计师越来越聚焦于处理器架构中的并行性以获得性能提高。在芯片级，多个处理核经常设置于相同芯片上从而以与分离处理器芯片颇为相同的方式工作，或者在某个程度上作为完全分离计算机工作。此外，即使在核内仍然通过使用被专门化为处置某些类型的操作的多个执行单元来运用并行性。也在许多实例中运用流水线化，使得可能需要多个时钟周期来执行的某些操作被分解为层级(stage)，从而使其它操作能够始于更早操作完成之前。也运用多线程化来使多个指令流能够被并行处理从而使更多总体工作能够在任何给定的时钟周期中被执行。

然而用于提高执行单元性能的这些各种技术并非没有代价。并行性增添复杂性从而经常需要更大数目的逻辑门，这增加这样的执行单元的尺寸和功率消耗这二者。将这些技术与对通过其它技术、比如增加的切换频率增加性能的一般愿望结合，复杂、高性能执行单元的功率消耗继续增加，尽管有通过过程改进来减少这样的功率消耗的努力。过量功率消耗可以对于便携或者电池供电的设备带来问题，但是更通常地，过量功率消耗由于发热会对于几乎所有电子电路带来问题——这经常需要精巧冷却系统以保证电路未过热和出故障。

经常在电子电路、比如在膝上型计算机或者其它便携设备中使 用的电子电路中通常通过节制电路的时钟速率或者频率以减少功率消耗和发热来使用对功率消耗的芯片范围的控制。此外，也可以在一些实例中通过暂时关闭芯片上的未使用电路、例如包括全部执行单元来减少功率消耗。然而在所有这些实例中，节制电路的功率消耗通常造成芯片中的更低性能。另外，对这样的电路的总功率消耗进行定义的电路特性、例如周期(cycle)时间、电压、逻辑面积、电容等经常被设计为满足最大性能目标。

具体对于复杂片上系统(SOC)设计，越来越复杂的逻辑电路装置被并入个别芯片中，并且在许多实例中，花费比执行希望的计算而花费的每位功率更多的每位功率以将位从存储器移向中央处理单元(CPU)。作为结果，需要用于片上和片外到处移动数据的改进的功率减少机制。此外，许多特征一旦为数字信号处理器(DSP)所特有就越来越被实施于通用处理器上，以通过消除对于系统中的分离DSP芯片的需要来减少成本，并且通过消除对于在DSP芯片与CPU之间移动数据的需要来增加性能。

然而，更传统地被DSP执行的许多算法、例如快速傅里叶变换(FFT)并未与使用传统通用处理器或者CPU一样好地表现。虽然向更新近通用处理器设计添加的一些特征、例如SIMD执行单元和预测已经显著提高性能，但是执行这些算法的通用处理单元的功率消耗仍然通常比为那些算法专门定制的DSP芯片的功率消耗高得多。这主要因为通用处理单元通常并入旨在于一般为多数工作量提高性能的大型逻辑块、比如多个高速缓存存储器、多个执行线程、多个执行单元等。然而对于许多DSP算法，这一逻辑对提高性能其很少作用，因此在通用处理器中执行这样的DSP算法时，这一逻辑的附加功率消耗经常被过量地浪费。

因此，在本领域中存在对于减少集成电路中具体与执行DSP算法等有关的功率消耗的改进方式的持续需要。

发明内容