[发明专利]具有低功率数字信号处理(DSP)模式的通用处理单元

权利要求书

1.一种集成电路设备，包括：

多线程化的通用处理单元，包括多个硬件线程，所述多线程化的通用处理单元包括：

具有寄存器文件的辅助执行单元，所述寄存器文件被分割成与所述多个硬件线程分别关联的多个寄存器分区；

第一和第二定点执行单元；

L1数据高速缓存和L2高速缓存；以及

数据有效到实际地址翻译DERAT单元；以及

控制逻辑，耦合到所述多线程化的通用处理单元并且被配置为有选择地配置所述多线程化的通用处理单元以在所述多线程化的通用处理单元执行数字信号处理DSP算法期间在低功率DSP模式中操作，使得在执行DSP算法期间减少所述多线程化的通用处理单元的功率消耗，其中在所述多线程化的通用处理单元被配置为处于所述低功率DSP模式中时，所述控制逻辑被配置为：

使所述第二定点执行单元、所述L1数据高速缓存和所述

DERAT单元减少功率；

绕过所述L1数据高速缓存，使得在所述寄存器文件与所述L2高速缓存之间直接传达在执行所述DSP算法期间使用的数据；

停用寄存器重命名；

停用多线程化，使得在所述多个硬件线程之中的仅单个硬件线程激活；以及

向所述单个硬件线程提供对所述多个寄存器分区的访问。

2.一种控制在包括多个功能单元的类型的通用处理单元中的功率消耗的电路，包括：

通用处理单元，包括多个功能单元；以及

控制逻辑，耦合到所述通用处理单元并且被配置为有选择地配置所述通用处理单元以在所述通用处理单元执行数字信号处理DSP算法期间在低功率DSP模式中操作，其中所述控制逻辑被配置为在所述通用处理单元被配置为处于所述低功率DSP模式中时停用在所述多个功能单元之中的用于通用工作量、但是对于执行所述DSP算法而言非必需的至少一个功能单元，使得在执行所述DSP算法期间减少所述通用处理单元的功率消耗，并且其中所述控制逻辑被配置为在所述通用处理单元被配置为处于所述低功率DSP模式中时，停用用于所述通用处理单元的至少一个硬件线程。

3.根据权利要求2所述的电路，其中所述控制逻辑被配置为响应于软件可访问的专用寄存器选择所述低功率DSP模式。

4.根据权利要求2所述的电路，其中所述通用处理单元包括处理器核。

5.根据权利要求2所述的电路，其中所述通用处理单元包括在集成电路设备上的片上网络NOC布置中相互耦合的多个IP块之中的IP块。

6.根据权利要求2所述的电路，其中所述多个功能单元包括定点执行单元，并且其中所述控制逻辑被配置为在所述通用处理单元被配置为处于所述低功率DSP模式中时，使所述定点执行单元功率减少。

7.根据权利要求2所述的电路，其中所述多个功能单元包括L1数据高速缓存，并且其中所述控制逻辑被配置为在所述通用处理单元被配置为处于所述低功率DSP模式中时，使所述L1数据高速缓存功率减少。

8.根据权利要求2所述的电路，其中所述多个功能单元包括数据有效到实际地址翻译DERAT单元，并且其中所述控制逻辑被配置为在所述通用处理单元被配置为处于所述低功率DSP模式中时，使所述DERAT功率减少。

9.根据权利要求2所述的电路，其中所述多个功能单元包括L1高速缓存和包括寄存器文件的执行单元，其中所述执行单元被配置为在执行所述DSP算法期间执行与所述DSP算法关联的多个指令，并且其中所述控制逻辑被配置为绕过所述L1高速缓存，使得在所述寄存器文件与更低级存储器之间直接传达在执行所述DSP算法期间使用的数据。