[发明专利]一种MCU芯片分频时钟校正装置及方法

说明书

技术领域

本发明涉及一种时钟校正方法，尤其涉及一种MCU芯片的时钟校正装置和方法。

背景技术

现在芯片中，特别是MCU的设计当中通常都会使用时钟校正功能，但是受到成本的限制和工艺技术约束，目前的内部时钟在校正以后仅仅能够达到0.5％～2％的精度，这样的时钟精度水平对于需要异步通信或者是对于时钟精度要求较高的系统则往往不够，需要通过精度更加准确外部晶振才能解决，而使用外部晶振会增加硬件成本，而且外部晶振需要增加新的IO，特别是对于设计尺寸较小的系统增加新的IO会导致整个硬件面积变大，导致方案不可实现。

专利申请2004100864081提供了一种监控时钟校正方法及装置，该监控时钟校正方法及装置，由外部提供一时钟信号源，并从监控芯片任一输入端输入后，由监控芯片内部的缓存器输出一信号启动校正控制单元，同时也启动两个计数单元，第一计数单元累计外部基准时钟数目，第二计数单元累计监控芯片内部时钟产生组件的时钟数目，第一计数单元累计外部基准时钟数到达一定数目而停止计数时，在同一时间第二计数单元也停止累计由监控芯片内部时钟产生器产生的时钟数目，并产生一中断信号通知监控芯片内部的微处理单元，比较第一计数单元所累计的外部基准时钟数目和第二计数单元所累计的监控芯片内部振荡器产生的时钟数目，即可对监控芯片内部振荡器做校正。

然而当系统需要一个高精度的时钟时，同时因为硬件成本和产品尺寸等原因，不能够增加外部晶振时，一个高精度的内部时钟震荡器就成为解决这一问题的好方法。但是要在芯片内部提供高精度的时钟，需要内部增加很多的时钟校正电路，例如要想达到0.5％的精度，目前至少需要校正电阻或者校正电容有8档选择，即校正电阻(电容)值范围2^7～2^0，当需要进一步提高精度，需要将校正档位提高到10档甚至以上，这样校正电阻的范围至少2^9～2^0。而在这样宽的范围内做到器件的匹配是比较困难的，需要增加更多的额外校正电路来提高器件的匹配性。

发明内容

为解决上述问题，本发明的目的在于提供一种MCU芯片分频时钟校正装置及方法，该装置及方法将内部时钟的偏差值保存到芯片，利用该偏差值对分频时钟进行校正，可以在现有的时钟振荡器的精度的基础上大大提高时钟精度。

本发明的另一个目的在于提供一种MCU芯片分频时钟校正装置及方法，该装置及方法节省外部晶振，节省外部IO，简单易实施，不需要增加额外的电路来实现。

为实现上述目的，本发明的技术方案如下。

一种MCU芯片分频时钟校正装置，其特征在于所述装置包括有在时钟模块(内部晶振)，时钟分频电路，校正寄存器，校正接口、存储器及校正装置，其中，时钟模块，时钟分频电路，校正寄存器，校正接口、存储器设置于芯片内部，校正装置设置于芯片外部；时钟模块用于产生内部时钟，时钟分频电路用于产生分频时钟，校正寄存器用于配置时钟校正值，时钟模块(内部晶振)连接时钟分频电路，与校正装置进行通讯；校正寄存器连接校正接口，校正接口分别与校正装置和存储器进行通讯；校正接口用于与外部校正装置通信，将校正值写入校正寄存器中，将最后的校正值和偏差写入存储器中；同时，校正寄存器将校正值反馈给时钟模块，外部的校正装置用于时钟采样和时钟的精度计算。

所述存储器，为非易失性存储器。

一种MCU芯片分频时钟校正方法，其特征在于在时钟校正时，由外部的校正装置将校正值通过校正接口写入校正寄存器，时钟模块根据校正值调整时钟，经过时钟分频电路将时钟输出，外部校正装置根据时钟输出，调整校正值直到找到时钟偏差最小的校正值，并计算出与实际频率之间的偏差值，将校正值和时钟偏差写入芯片内部存储器中。本发明利用时钟晶振的偏差值来实现时钟精度的提高，可以在现有的时钟振荡器的精度的基础上大大提高时钟精度。克服了由外部设备写入固定校正值的做法所带来精度的限制，且对芯片本身不需要进行电路升级，节省外部晶振和外部IO。

所述的校正值每一个对应一个时钟偏差，通过对每一个校正值的所对应的时钟偏差比较，可以得到最小的时钟偏差值。

所述时钟模块的偏差可以通过测试输出时钟多个周期的方法达到很高的精度。

进一步，所述精度的调整方法为：

精度＝fout/(ftest*N),其中fout为被测试晶振的输出频率，ftest为外部测试电路的时钟，大于等于10*fout，N为被测试晶振的周期；

可以通过增大N值达到想要达到的偏差精度。