[发明专利]一种具有改进型N阱电容的单栅非易失存储单元

说明书

技术领域

本发明属于微电子技术领域，涉及半导体集成电路的存储技术，具体是指适用于低功耗且与标准CMOS工艺兼容的单栅非易失存储单元。

背景技术

根据制造工艺的不同，可以将非易失存储器分为两大类：基于标准CMOS工艺的非易失存储器和基于特殊工艺的非易失存储器。EEPROM、FLASH、铁电存储器、相变存储器、阻变存储器以及磁电存储器等基于特殊工艺的非易失存储器一般成本较高，无法满足某些应用场合对低成本的需求，如射频识别标签芯片。因此，已经提出了具有不同结构的非易失存储单元，这些存储单元只包含单个多晶硅层，因此可以与标准CMOS工艺兼容。

单栅非易失存储单元一般包括控制管、隧穿管、读取管以及选择管。在目前公开的存储单元结构中有不少是采用传统的N阱电容作为控制管或隧穿管，这种传统的N阱电容的横截面结构图如图2所示。从图2中可看到，传统的N阱电容在N阱202中只有N+类型的杂质注入(205、206)，用于作为N阱的接触，而没有P+类型的杂质注入。对于这种N阱电容，在刚开始施加反偏电压时，反型层来不及建立，只有靠耗尽层向N阱深处延伸，出现深耗尽状态，尤其是沟道处掺杂浓度较低的情况。而后随着时间的推移，反型层逐渐形成，耗尽层逐渐变窄，器件从深耗尽状态过渡到反型状态，最后趋于稳定。这种现象会对存储单元的擦写效率及稳定性造成不利影响。

发明内容

本发明的目的针对上述已有技术的不足，提出一种具有改进型N阱电容的单栅非易失存储单元，以实现与标准CMOS工艺兼容的同时，提高存储单元的擦写效率和稳定性。

为实现上述目的，本发明采用的技术方案为：

一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：包括控制管、隧穿管、读取管以及选择管，控制管和隧穿管均采用改进型N阱电容实现，读取管采用NMOS晶体管或本征管实现，选择管采用NMOS晶体管实现，控制管、隧穿管和读取管三管的栅极并接，作为存储电荷的浮栅，该浮栅与外界通过绝缘层隔离，所述的控制管驻留在第一个N阱中，隧穿管驻留在第二个N阱中，读取管驻留在P衬底或第一个P阱中，选择管驻留在第一个P阱中，所述改进型N阱电容是在栅极两侧的N阱中分别掺杂N+类型和P+类型的杂质，形成N+区域和P+区域，同时栅极多晶为N+类型的杂质注入。

其中：

所述的控制管、隧穿管、读取管和选择管均为单栅结构。

所述的控制管、隧穿管、读取管和选择管具有相同的栅极氧化层厚度。

控制管N阱电容的N+区域和P+区域连接在一起，构成控制端子；隧穿管N阱电容的N+区域和P+区域连接在一起，构成隧穿端子；读取管的漏极构成读取端子；读取管的源极与选择管的漏极连接，选择管的源极输出数据；选择管的栅极构成选择端子。

所述的隧穿管、读取管的栅极区面积均小于控制管的栅极区面积。

所述控制端子、隧穿端子和读取端子，这三端容性耦合的电势，叠加后形成浮栅上的电势。

所述控制端子、隧穿端子、读取端子与选择端子在编程操作、擦除操作、读取操作时分别施加不同的电压组合。

针对背景技术中传统的N阱电容存在的缺点，本发明提出了改进型N阱电容。其在实现与标准CMOS工艺兼容的同时，提高存储单元的擦写效率和稳定性。

附图说明

图1是本发明的整体结构示意图；

图2为传统的N阱电容的横截面结构图；

图3为本发明的改进型N阱电容的横截面结构图；

图4为本发明的存储单元的横截面结构图，其中读取管为NMOS晶体管；

图5为本发明的存储单元的横截面结构图，其中读取管为本征管。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式