[发明专利]高深宽比结构的刻蚀方法及MEMS器件的制作方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种高深宽比结构的刻蚀方法及相应的MEMS器件的制作方法。

背景技术

深反应离子刻蚀技术(Deep reactive ion etching,DRIE)是一种基于等离子体技术的刻蚀工艺，主要用于加工具有垂直侧壁的高深宽比微结构，具有垂直性好的特点。这一技术在过去的十几年中极大地拓展了体硅工艺的加工能力和使用范围，在MEMS加工技术以及新兴的3D互连技术中应用十分广泛。但是在基于SOI技术的MEMS高深宽比微结构加工以及基于SOI技术的3D互连高深宽比结构加工时，DRIE工艺却存在着一些被认为对刻蚀速率和结构轮廓不利的效应，如横向刻蚀(Notching)效应。

常规的应用于MEMS加工技术和3D互连技术的RIE工艺基于Bosch工艺的原理实现高深宽比的刻蚀，主要由两步组成：第一步，主刻蚀(Main Etch)，用来形成高深宽比结构的主体形状，在这一步骤大部分硅被快速刻尽形成深槽，主要影响高深宽比结构的主体垂直度；第二步，过刻蚀(Over Etch)，这一步用来去除主刻蚀步骤中没有刻尽的硅残留。

为了提高通孔的侧壁的垂直度和粗糙度的要求，现有的RIE刻蚀高深宽比结构通常采用Bosch工艺。美国专利US5501893对Bosch工艺记载道：Bosch工艺是利用沉积、刻蚀交替进行的方法进行深孔刻蚀。其具体过程为：提供半导体衬底，所述半导体衬底上形成有具有开口的光刻胶掩膜层；进行刻蚀步骤：向刻蚀腔室中通入刻蚀气体(比如：SF₆)，刻蚀气体被解离为等离子体，对所述半导体衬底进行刻蚀，形成刻蚀孔；进行沉积步骤：向刻蚀腔室中通入沉积气体(比如：CF₄、C₄F₈)，沉积气体被解离为等离子体，在刻蚀孔的侧壁形成聚合物，所述聚合物在下一刻蚀步骤时保护已形成的刻蚀孔的侧壁不会被刻蚀到，从而保证整个Bosch刻蚀过程的各向异性；重复上述刻蚀步骤和沉积步骤，高速交替循环，直至在半导体衬底中形成高深宽比结构。

然而，由于电子比离子有更宽的角度分布，侧壁和掩膜对电子的遮蔽要多于对离子的遮蔽，因此，最后到达孔底部的离子要多于电子。当主刻蚀结束时(当刻蚀到达SOI衬底的氧化硅埋层时)，因为氧化硅为绝缘体，离子电荷积聚在槽底部，造成沟槽底部电势的差异，当后续离子轰击槽底时会受到积聚电荷的排斥而改向轰击侧壁，导致侧壁底部被掏蚀。如图1所示产生横向凹陷(Notching)。

因此，如何在基于SOI技术的MEMS器件及3D互连的RIE刻蚀中的消除Notching效应成为业界亟需解决的问题。

为了消除刻蚀横向凹陷，中国专利ZL200310122904.3公开了一种两步过刻蚀的方法，第一步用高压力过刻蚀，此高压力容易使等离子体中产生高分子聚合物，使栅侧壁上及底部形成钝化保护层，第二步是一般常规的过刻蚀，它的压力相较第一步而言稍低，用来去除未刻尽的硅残留。然而，这两步过刻蚀的刻蚀时间很难掌握，若第一步过刻蚀时间越长，侧壁的钝化保护层就越厚，形貌越倾斜，横向凹槽出现可能性越小；若第二步过刻蚀刻蚀时间越长，栅就越垂直，但是横向凹槽出现的可能性就越大。因此，该专利的方法很难既保证没有横向凹槽，又同时尽可能使侧壁形貌垂直。

中国专利申请CN103400800A公开了一种Bosch刻蚀方法，其刻蚀步骤为，通入刻蚀气体，施加源射频功率源到反应腔以维持反应腔内的等离子浓度，同时施加第一偏置功率源到基座，沿开口刻蚀部分基片形成刻蚀孔；其沉积步骤为，通入沉积气体，施加第二偏置功率源到基座，在刻蚀孔的侧壁表面和掩膜层表面沉积形成聚合物，第二偏置功率源的频率大于第一偏置功率源的频率。然而，该专利申请的刻蚀方法需要对刻蚀和沉积步骤偏置功率源的频率不断进行交替调整，增加了工艺难度和成本，也不利于工艺的稳定性。

发明内容

本发明的目的在于弥补上述现有技术的不足，提供一种高深宽比结构刻蚀方法，通过在主刻蚀工艺与过刻蚀工艺之间增加一步过渡刻蚀工艺，避免刻蚀过程中横向凹陷的产生。

为实现上述目的，本发明提供一种高深宽比结构的刻蚀方法，其包括以下步骤：

步骤S01，提供一半导体衬底；

步骤S02，执行主刻蚀工艺，刻蚀所述半导体衬底至目标深度的上方位置时停止以形成第一刻蚀孔，该主刻蚀工艺包括交替循环的刻蚀步骤和沉积步骤，所述第一刻蚀孔限定高深宽比结构的主体形状；