[发明专利]功率半导体器件及其制造方法

说明书

相关申请

本申请要求于2013年11月15日在美国专利商标局提交的临时专利申请第61/905,019号的优先权，以及于2014年1月6日在韩国知识产权局提交的韩国专利申请第10-2014-0001516号的优先权，将其公开通过引用结合于此。

技术领域

本公开涉及功率半导体器件及其制造方法。

背景技术

近来，由于就制造具有各种形状的绝缘栅双极晶体管(IGBT)器件而言的显著进步，IGBT已经广泛地用在大容量的工业产品和电动汽车以及家庭用具中。

所述IGBT器件的一个主要的优势为与金属氧化物半导体场效应晶体管(MOSFET)不同的双极性操作，其可以产生电导率调制现象，使得取决于晶片原料的串联电阻在导通操作时可以降低。

具体地，在高击穿电压和高电流产品中，与MOSFET相比，IGBT器件通过减少串联电阻而具有显著的低正向传导损耗，使得功耗可以降低。

因此，近来IGBT技术的研究已经向着显著增加电导率调制现象的技术发展。具体地，已经积极地开发了积累空穴的技术。

由于IGBT器件中的空穴被注入在P型集电极层中并且向着发射极层逐渐湮灭，所以，越靠近所述发射极层，传导损耗越高。

为了解决该问题，已经应用了减少成为空穴的最终移动路径的沟槽之间的间隔，即，台面区域的宽度以限制空穴的移动的技术。

在以下的相关技术文献(专利文献1)中已经公开了绝缘栅双极晶体管(IGBT)。

[相关技术文献]

(专利文献1)US2011-0180813A

发明内容

本公开的一方面可以提供一种能够显著地增加电导率调制现象的功率半导体器件及其制造方法。

根据本公开内容的一方面，功率半导体器件可以包括：基板，具有一个表面和与所述一个表面相对的另一个表面并且由第一导电型漂移层形成；第二导电型半导体基板，形成在所述基板的另一个表面上；第一导电型扩散层，形成在所述基板中并且杂质浓度高于漂移层的杂质浓度；第二导电型阱层，形成在所述基板的一个表面内；沟槽，从包括阱层的所述基板的一个表面形成，以在深度方向上穿透扩散层；第一绝缘膜，形成在包括沟槽的内壁所述基板的表面上；以及第一电极，形成在所述沟槽中，其中，扩散层在深度方向上的的杂质掺杂分布的峰值点在阱层的下表面和沟槽的下表面之间的区域中，以及扩散层在横向上的杂质掺杂浓度的峰值点在接触沟槽的侧面区域中。

扩散层在深度方向上的杂质掺杂分布的峰值点可以在阱层的下表面和沟槽的下表面之间的区域中。

阱层在深度方向上的杂质掺杂分布的峰值点可以位于所述基板的一个表面中。

扩散层可以以半圆形形成在基于沟槽的中心部的至少一侧上，并且接触相邻的扩散层形成单层。

扩散层在深度方向上的杂质掺杂分布的峰值点可以形成为在深度方向上与阱层隔开。

当高电流流过时，可以在扩散层的中心部形成空穴移动穿过的路径。

根据本公开的另一个方面，一种功率半导体器件可以包括：基板，具有一个表面和与所述一个表面相对的另一个表面并且由第一导电型漂移层形成；第二导电型半导体基板，形成在所述基板的另一个表面上；第一导电型扩散层，形成在所述基板中并且杂质浓度高于漂移层的杂质浓度；第二导电型阱层，形成在所述基板的一个表面内；沟槽，从包括阱层的所述基板的一个表面形成，以在深度方向上穿透扩散层；第一绝缘膜，形成在包括沟槽的内壁的所述基板的表面上；以及第一电极，形成在沟槽中，扩散层的在深度方向上的杂质掺杂分布的峰值点位于阱层的下表面和沟槽的下表面之间的区域中。

根据本公开的另一方面，一种制造功率半导体器件的方法可以包括：准备具有一个表面和与所述一个表面相对的另一个表面并且由第一导电型漂移层形成的基板；形成具有用于在基板的一个表面中形成沟槽的开口部分的蚀刻掩模；从基板的一个表面在深度方向上形成对应于开口部分的初级沟槽；通过将第一导电型杂质注入至初级沟槽中并执行热扩散处理从而使得注入的杂质向邻近的其他初级沟槽扩散，来形成杂质浓度高于漂移层的第一导电型扩散层；通过形成次级沟槽以从初级沟槽的下表面在深度方向上延伸并穿透扩散层，来完成最终沟槽；以及在基板的一个表面形成第二导电型阱层。

扩散层在横向上的杂质掺杂浓度的峰值点位于接触最终沟槽侧面的区域中。

扩散层在深度方向上的杂质掺杂分布的峰值点位于阱层的下表面和沟槽的下表面之间的区域中。

可以将第二导电型杂质注入至基板的一个表面，从而使得阱层的掺杂分布的峰值点位于基板的一个表面中，来执行阱层的形成。