[发明专利]离子束蚀刻系统

说明书

技术领域

本发明总体上涉及半导体制造领域，具体涉及离子束蚀刻系统以及用于从半导体器件结构中的特征的侧壁去除材料的方法

背景技术

半导体制造中经常采用的一种操作是蚀刻操作。在蚀刻操作中，从集成电路的半成品上部分地或全部地去除一种或多种材料。特别是在所涉及到的几何结构小、使用高深宽比或需要精确的图案转印的情况下，经常使用等离子体蚀刻。

随着从平面结构发展到3D晶体管结构(例如，用于逻辑器件的FinFET栅极结构)和诸如磁阻式随机存取存储器(MRAM)和电阻式随机存取存储器(ReRAM)之类的先进的存储器结构，为了生产出高品质产品，等离子体蚀刻工艺需要愈加精确和均匀。常规蚀刻技术的一个问题在于，蚀刻副产物没有被扫除，而是有时会再沉积到不期望有这种沉积的表面上。例如，副产物可能沉积到衬底上，特别是特征的侧壁上。副产物通常是金属或富金属膜。当蚀刻非易失性物质时，这在制作诸如MRAM、ReRAM、交叉点存储器器件等先进器件时是常见的情况，该再沉积现象以及不完全或非垂直侧壁蚀刻的相关问题尤其成问题。这些蚀刻工艺中占优势的可能是离子溅射，一种通常导致特征侧壁上有某些量的再沉积物的方法。

在衬底上的非期望的蚀刻副产物沉积会导致许多问题，包括差的蚀刻结果和不达标的器件。例如，沉积会导致非垂直蚀刻轮廓或其他蚀刻非均匀性。此外，沉积会导致电气问题，特别是在所蚀刻的结构具有交错层的介电膜和导电膜的情况下。在一些情况下，非期望的金属材料会沉积到蚀刻叠层的侧壁上，从而在应电绝缘的层之间形成电连接。该连接在叠层中形成了短路并且会导致器件故障。这种故障的一个示例是跨MRAM器件的磁隧道结(MTJ)势垒形成短路。

因此，对于改进的容许在衬底已蚀刻之后从半导体衬底去除不希望有的材料(特别是蚀刻特征的侧壁上的材料)的半导体制作方法和装置存在需求。

发明内容

本文的一些实施例涉及用于在蚀刻之后从衬底上去除不希望有的材料的方法和装置。在各个实施例中，衬底是半导体衬底半成品，并且所述不希望有的材料包括在蚀刻特征的侧壁上的金属沉积物。可以通过利用成角度的离子束从特征侧壁溅射去除非期望的金属沉积物的方式来去除材料。成角度的离子束可利用波纹状的离子提取板来得到，波纹状的离子提取板容许离子以相对于衬底表面的各种角度进入衬底处理腔室。

在本文的实施例的一个方案中，提供了用于从半导体器件结构中的特征侧壁去除材料的方法，该方法包括：(a)在反应腔室中接收衬底，其中所述反应腔室被离子提取板分隔成等离子体产生子腔室和处理子腔室，其中离子提取板至少部分成波纹状且具有孔隙，所述孔隙设计或构造为以相对于衬底的多种角度引导离子通过其中；(b)使等离子体产生气体流入等离子体产生子腔室并且在所述等离子体产生子腔室中产生等离子体；以及(c)使来自等离子体产生子腔室的离子加速、通过离子提取板、且以多种角度朝向衬底进入处理容积腔(volume)，从而从朝向多个方向的特征侧壁去除材料。

在一些情况下，半导体器件结构的特征包括位于两个蚀刻导电层之间的蚀刻绝缘层。在各种实施方案中，特征可以是沟槽、孔或柱。至少一些孔隙通常将具有以相对于衬底非垂直的角度定向的中心轴线。在一些实施例中，在处理子腔室中基本上不存在等离子体。换言之，处理子腔室可基本上无等离子体。

在一些实施方案中，该方法还包括：在处理期间，使离子提取板旋转，但是在单个方向上小于或等于360°。离子提取板还可以旋转到使衬底的局部部分暴露于源自多个不同类型段(segments)中的每一个段的离子的程度。在一些实施例中，离子提取板沿着延伸贯通离子提取板的中心和衬底的轴线移动。在单次蚀刻操作期间，在多步骤蚀刻工艺中的不同步骤之间，或者在处理不同衬底其间，会发生旋转和/或平移。在这些或其他的实施例中，衬底保持器可以在处理期间为固定的。在各个实施方案中，所述方法还包括：在操作(a)之前，蚀刻衬底中的特征。在这些情况下，所述方法还可以包括：在(a)之前，将衬底从执行蚀刻的装置移动到反应腔室。此外，在一些实施例中，所述方法包括向离子提取板施加偏置。