[发明专利]射频LDMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种射频(RF)横向场效应晶体管(LDMOS)器件；本发明还涉及一种射频LDMOS器件的制造方法。

背景技术

随着3G时代的到来，通讯领域越来越多的要求更大功率的RF器件的开发。射频横向双扩散场效应晶体管，由于其具有非常高的输出功率，早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中，其应用频率为900MHz～3.8GHz。RFLDMOS与传统的硅基双极晶体管相比，具有更好的线性度，更高的功率和增益。如今，RFLDMOS比双极管，以及GaAs器件更受欢迎。

如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括：P型重掺杂即P+掺杂的硅衬底1³；P型轻掺杂的硅外延层2；P型阱区的沟道区3；N型轻掺杂的漂移区(LDD)4，形成于硅外延层2中；栅介质层5和多晶硅栅6；N型重掺杂即N+掺杂的源区7a、漏区7b；P+掺杂的衬底引出区8；深接触孔9，由填充于深槽中的金属或重掺杂的多晶硅组成即所述深接触孔9为金属塞或多晶硅塞，深槽穿过衬底引出区8、沟道区3和硅外延层3并进入到硅衬底1中，深接触孔9将衬底引出区8、沟道区3和硅外延层3和硅衬底1电连接。屏蔽介质层10和法拉第屏蔽层11，覆盖在多晶硅栅6的漏端的侧面和顶面上。现有结构中，在漏端的轻掺杂的漂移区4能使器件具有较大的击穿电压(BV)，同时由于其漂移区浓度较淡，使其具有较大的导通电阻(Rdson)。法拉第屏蔽层的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场版的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。

一般情况下，为了满足器件在更高频率下面工作，要求更低的输出电容Coss，对射频LDMOS器件的RDSON和Coss的要求都更高。要RDSON保持较低时，需要尽可能提高漂移区4的掺杂浓度，但这可能会造成漏区7b端加高压时漂移区4不能全耗尽而引起击穿电压下降。另外制约Coss下降的主要因素是漂移区4到硅衬底1的结电容，如漂移区4浓度提高，也会增加该结电容，同样不利于Coss的下降。因此，RDSON和Coss两项参数相互制约，现有器件结构不能通过增加漂移区的浓度来使两者同时都降低，所以现有射频LDMOS的器件特性难以达到优异性能。

发明内容

本发明所要解决的技术问题是提供一种射频LDMOS器件，能降低器件的源漏导通电阻、提高器件的饱和电流、能提高器件的鲁棒性(Ruggedness)，还能同时降低器件低电位时的输出电容。为此，本发明还提供一种射频LDMOS器件的制造方法。

为解决上述技术问题，本发明提供的射频LDMOS器件包括：

第一导电类型重掺杂的硅衬底。

第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。

多晶硅栅，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅由形成于所述硅外延层上方的多晶硅经过光刻刻蚀后形成。

沟道区，由在所述硅外延层中进行离子注入并推阱形成的第一导电类型阱区组成，所述沟道区的离子注入区和所述多晶硅栅的第一侧边缘自对准，所述沟道区推阱后延伸到所述多晶硅栅的底部，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。

漂移区，由第二导电类型掺杂的离子注入区一和第二导电类型掺杂的离子注入区二组成；所述离子注入区一的第一侧边缘和所述多晶硅栅的第二侧边缘自对准，所述离子注入区一的第二侧边缘向漏区方向延伸；所述离子注入区二的区域位置由光刻定义，所述离子注入区二的第一侧边缘和所述多晶硅栅的第二侧边缘相隔一段距离，所述离子注入区二的第二侧边缘向所述漏区方向延伸；所述离子注入区二的深度大于等于所述离子注入区一的深度、所述离子注入区二的注入剂量小于等于所述离子注入区一的注入剂量。