[发明专利]沟槽型功率器件的制造方法和沟槽型功率器件

说明书

本发明提供了一种沟槽型功率器件的制造方法，包括：生长步骤，在衬底的上方生长多层外延层。生长步骤具体包括：在衬底的上方生长第一层外延层；在所述第一层外延层的上方生长第二层外延层；在所述第二层外延层的上方生长第三层外延层；以及所述制造方法还包括：在所述第三外延层注入P型掺杂杂质和N型掺杂杂质，形成P型体区和N型源区，以得到外延片；对所述外延片进行刻蚀，形成沟槽。相应地，本发明还提出了一种沟槽型功率器件。通过本发明的技术方案，可以通过提高外延层的掺杂浓度来提高击穿电压，同时，降低了导通电阻，提高了器件性能。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种沟槽型功率器件的制造方法和一种沟槽型功率器件。

背景技术

沟槽型功率器件的用途非常广泛，其漏源两极分别位于器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积内的导通电阻也较小。对于功率器件来说，有两个极为重要的参数，一个是导通电阻，另一个是击穿电压，对应用而言，导通电阻应当尽可能的小，而击穿电压越高越好。

目前常用N型沟道VDMOS使用N型衬底单层N型外延的硅晶片，经过一系列工艺流程后制成功率器件，其中，形成的硅晶片如图1所示，包括一层N型衬底和一层N型外延层，最终制成的器件的剖面图如图2所示，其中，制作该期间的工艺流程如图3所示，包括：步骤302，生长场氧化层，定义有源区；步骤304，定义沟槽刻蚀区，刻蚀形成沟槽；步骤306，生长牺牲氧化层，去除牺牲氧化层，形成栅氧化层；步骤308，制备多晶硅层，刻蚀多晶硅层；步骤310，P型体区注入和退火；步骤312，源区注入区域定义，源区注入，退火；步骤314，制备介质层；步骤316，定义接触孔区域，刻蚀，注入，退火；步骤318，金属化，钝化。

现有的沟槽型功率器件为了承受高电压，往往需要在衬底上方添加很厚的低掺杂外延层，通过增加外延层厚度来提高击穿电压，但是，这样做的同时却提高了导通电阻，不利于降低器件导通时的功率损耗，这两个参数很难同时进行优化。

因此，如何在提高击穿电压的同时降低沟槽型功率器件的导通电阻，成为目前亟待解决的问题。

发明内容

本发明正是基于上述问题，提出了一种新的技术方案，可以在提高击穿电压的同时降低沟槽型功率器件的导通电阻，以降低器件导通时的功率损耗。

有鉴于此，本发明提出了一种沟槽型功率器件的制造方法，包括：生长步骤，在衬底的上方生长多层外延层。

在该技术方案中，对于沟槽型功率器件而言，击穿电压和电势分布密切相关，通过在衬底的上方引入多层外延层，使沟槽底部附近的电势分布更加均匀，降低了局部峰值电场，提高了击穿电压。

在上述技术方案中，优选地，所述生长步骤具体包括：在衬底的上方生长第一层外延层；在所述第一层外延层的上方生长第二层外延层；在所述第二层外延层的上方生长第三层外延层；在所述第三外延层注入P型掺杂杂质和N型掺杂杂质，形成P型体区和N型源区，以得到外延片；对所述外延片进行刻蚀，形成沟槽。

在该技术方案中，由沟槽区域流出的电流在进入外延层区域后以发散的方式向衬底区域扩展，在第一层外延层之上的第二层外延层的顶端引入浓度相对较高的第三层外延层后，电流在整个外延层区域的分布更加均匀，发散角度更大，从而降低了器件的导通电阻。同时，这也使沟槽底部附近的电势分布更加均匀，降低了局部峰值电场，提高了击穿电压。此外，P型体区和外延区形成的PN结处的外延层浓度越大，则PN结处的击穿电压也越大，在外延层顶端引入浓度相对较高的外延层后，有利于提高器件整体的击穿电压。

在上述技术方案中，优选地，所述衬底和所述多层外延层的材料均为硅。

在该技术方案中，采用了三层外延结构的硅晶片，硅的化学性质非常稳定，在常温下，除氟化氢以外，很难与其他物质发生反应。