[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供衬底，衬底表面形成有第一栅极结构和第二栅极结构，衬底表面、第一栅极结构表面以及第二栅极结构表面形成有第一掩膜层；刻蚀第一栅极结构两侧的衬底形成第一凹槽，且第一区域剩余的第一掩膜层形成第一偏移侧墙；在第一偏移侧墙下方的衬底内形成第一轻掺杂区；形成填充满第一凹槽的第一应力层；形成第二掩膜层；刻蚀第二栅极结构两侧的衬底形成第二凹槽，且第二区域剩余的第二掩膜层和第一掩膜层形成第二偏移侧墙；在第二偏移侧墙下方的衬底内形成第二轻掺杂区；形成填充满所述第二凹槽的第二应力层。本发明在提高半导体器件载流子迁移率的同时，有效的缓解热载流子效应问题，优化半导体器件的电学性能。

技术领域

本发明涉及半导体制造领域技术，特别涉及一种半导体器件的形成方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以极大地提高半导体器件的性能。

目前，采用嵌入式锗硅(Embedded SiGe)或/和嵌入式碳硅(Embedded SiC)技术提高沟道区载流子的迁移率，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区。形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅(SiC)之间晶格失配形成的拉应力，以提高NMOS器件的性能。

嵌入式锗硅和嵌入式碳硅技术的应用可以提高半导体器件的载流子迁移率，但是在实际应用中发现，半导体器件的制作工艺仍存在需要解决的问题，半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是在提高半导体器件载流子迁移率的同时，有效缓解半导体器件热载流子效应，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的衬底，所述第一区域衬底表面形成有第一栅极结构，第二区域衬底表面形成有第二栅极结构，所述第一区域和第二区域衬底表面、第一栅极结构表面以及第二栅极结构表面形成有第一掩膜层；刻蚀去除第一栅极结构两侧部分厚度的衬底形成第一凹槽，且刻蚀后第一区域剩余的第一掩膜层形成紧挨第一栅极结构侧壁的第一偏移侧墙；在所述第一偏移侧墙下方的衬底内形成第一轻掺杂区；形成填充满所述第一凹槽的第一应力层；形成覆盖于所述第一应力层表面、第一偏移侧墙表面、第一栅极结构表面以及第二区域第一掩膜层表面的第二掩膜层；刻蚀去除第二栅极结构两侧部分厚度的衬底形成第二凹槽，且刻蚀后第二区域剩余的第二掩膜层和第一掩膜层形成紧挨第二栅极结构侧壁的第二偏移侧墙；在所述第二偏移侧墙下方的衬底内形成第二轻掺杂区，且所述第二轻掺杂区和第一轻掺杂区的掺杂类型相反；形成填充满所述第二凹槽的第二应力层，且第二应力层的应力类型与第一应力层的应力类型相反。

可选的，采用第一倾斜离子注入工艺形成所述第一轻掺杂区，采用第二倾斜离子注入工艺形成所述第二轻掺杂区。

可选的，所述第一倾斜离子注入工艺或第二倾斜离子注入工艺的注入能量为2kev至100kev。

可选的，所述第一倾斜离子注入工艺或第二倾斜离子注入工艺的注入角度大于0度小于45度，所述注入角度为第一倾斜离子注入工艺或第二倾斜离子注入工艺的离子束前进方向与衬底表面法线之间的夹角。

可选的，在刻蚀去除位于第一栅极结构两侧部分厚度的衬底之前，还包括步骤：形成覆盖于第二区域第一掩膜层表面的第一光刻胶层。