[发明专利]半导体器件的制作方法及半导体器件

说明书

技术领域

本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种半导体器件的制作方法及半导体器件。

背景技术

随着半导体器件的尺寸不断缩小，特别是进入到40纳米及以下节点，半导体器件的导电沟道越来越短，从而导致半导体器件的短沟道效应(SCE)越来越严重。SCE会影响半导体器件的电场分布、阈值电压控制以及漏电等特性，进而限制了半导体器件的特征尺寸的进一步缩小。

在现有半导体器件的制作过程中，通常会对半导体器件中源/漏极区进行晕环(Halo)注入形成光晕掺杂区，以提高源/漏极区附近的局部掺杂浓度，进而阻止源/漏耗尽区向沟道区扩展，从而降低延伸区的结深以及缩短沟道长度，抑制SCE效应。

然而，在晕环(Halo)注入的过程中部分掺杂离子会通过注入或扩散等方式进入到导电沟道，这些掺杂离子会成为导电沟道中载流子的复合中心，从而降低载流子的迁移率，进而降低半导体器件的性能。同时，这种晕环(Halo)注入的方式还会对衬底材料的晶格产生损伤，并在衬底中产生空位或间隙原子等缺陷，这些缺陷会捕获向衬底表面迁移的载流子，从而引发瞬时增强扩散效应(TED)，导致半导体器件中产生漏电流，进而降低半导体器件的性能。

发明内容

本申请旨在提供一种半导体器件的制作方法及半导体器件，以提高半导体器件的性能。

为了实现上述目的，本申请提供了一种半导体器件的制作方法，该制作方法包括：提供衬底，衬底上形成有栅极结构；在衬底中位于栅极结构两侧的位置形成凹槽；在凹槽中外延生长同时掺杂形成光晕掺杂区。

进一步地，形成光晕掺杂区的步骤包括：在凹槽中外延生长基体材料，并在外延生长的过程中同时对基体材料进行掺杂以形成光晕掺杂区。

进一步地，基体材料为与衬底相同的材料，或与衬底的晶向相同的异质材料。

进一步地，衬底为单晶硅，基体材料为单晶硅、锗化硅或碳化硅。

进一步地，衬底为P型单晶硅，对基体材料进行掺杂的掺杂离子为硼离子；衬底为N型单晶硅，对基体材料进行掺杂的掺杂离子为砷离子。

进一步地，掺杂离子的掺杂浓度为1E+13～1E+19atoms/cm³。

进一步地，在形成光晕掺杂区的步骤中，形成厚度为栅极的宽度的1/4～3/4的光晕掺杂区。

进一步地，该制作方法进一步包括：在栅极结构的两侧的衬底中形成源漏极，部分源漏极形成在光晕掺杂区中。

进一步地，在形成源漏极的步骤之前，去除掩膜层，并对第一侧壁层远离栅极的一侧的衬底进行离子注入，以形成轻掺杂区。

本申请还提供了一种半导体器件，该半导体器件由本申请上述的制作方法制作而成。

应用本申请提供的技术方案，通过在衬底中位于栅极的两侧的位置分别形成凹槽，并在凹槽中外延形成光晕掺杂区，从而减少了光晕掺杂区中的掺杂离子向导电沟道中的扩散，并减少了由于掺杂离子与载流子发生复合引起的载流子迁移率的下降，进而提高了半导体器件的性能。同时，该光晕掺杂区能够避免晕环注入的方式在衬底中产生的空位或间隙原子等缺陷，从而减少了由缺陷引起的瞬时增强扩散效应(TED)，进而提高了半导体器件的性能。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请实施方式所提供的半导体器件的制作方法的流程示意图；

图2示出了根据在本申请实施方式所提供的半导体器件的制作方法中，提供衬底后的基体的剖面结构示意图；

图3示出了在图2所示的衬底上形成栅极结构后的基体的剖面结构示意图；

图4示出了在图3所示的衬底中位于栅极欲设置光晕掺杂区的两侧分别形成凹槽后的基体的剖面结构示意图；

图4-1示出了在图3所示的栅极对应于欲设置光晕掺杂区的两侧的侧壁上形成第一侧壁层，并在栅极的上表面上形成掩膜层后的基体的剖面结构示意图；

图5示出了在图4所示的凹槽中形成光晕掺杂区后的基体的剖面结构示意图；

图6示出了在图5所示的栅极的两侧衬底中形成源漏极后的基体的剖面结构示意图；以及

图6-1示出了去除图5所示的掩膜层，并对图6中第一侧壁层远离栅极的一侧的衬底进行离子注入形成轻掺杂区后的基体的剖面结构示意图。

具体实施方式