[发明专利]形成栅极的方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种形成栅极的方法。

背景技术

互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)是现代逻辑电路中的基本单元，包含PMOS与NMOS器件。

所述PMOS与NMOS器件都由栅极(Gate)、位于栅极两侧衬底中的P型或者N型源区(Source)区或者漏区(Drain)区以及位于源区与漏区之间的通道(Channel)构成。

随着半导体技术的发展，现有技术中开始逐渐采用后栅工艺(gate-last)形成半导体器件的栅极，这种工艺一般先形成伪栅(dummy gate)，然后形成源区和漏区，再覆盖层间介质层，并去除伪栅以在层间介质层中形成开口，再用金属填充开口以形成金属层。在形成金属层之后，需要通过平坦化工艺去除多余的金属，保留位于所述开口中的金属以作为半导体器件的栅极。

化学机械研磨(Chemical Mechanical Polishing,CMP)工艺时目前被广泛使用的平坦化工艺之一。这种工艺是达成全局平坦化的方法之一，尤其随着特征尺寸的减小，化学机械研磨的应用范围更加广泛。例如，在上述的后栅工艺中，形成金属层后可以采用化学机械研磨去除不需要的部分金属层。

但是，后栅工艺中形成的晶体管存在容易与其他器件之间桥接的问题。

发明内容

本发明解决的问题是提供一种形成栅极的方法，以减少栅极容易与其他器件发生桥接的问题。

为解决上述问题，本发明提供一种形成栅极的方法，包括：

提供衬底，所述衬底具有用于形成第一器件的第一区域以及第二器件的第二区域；

在所述第一区域以及第二区域的衬底上分别形成伪栅；

在所述第一区域以及第二区域的衬底上形成层间介质层，并使所述伪栅的表面与所述层间介质层的表面齐平；

在位于第二区域的层间介质层以及位于第二区域的伪栅上形成牺牲层；

去除位于第一区域的伪栅，以在第一区域的层间介质层中形成第一开口；

在位于第二区域的牺牲层表面、第一区域的层间介质层表面以及第一开口中形成第一金属层；

通过化学机械研磨去除部分第一金属层，位于所述第一开口中的第一金属层作为第一栅极；

在形成所述第一栅极后，去除所述牺牲层。

可选的，形成牺牲层的步骤包括：形成氧化物或者氮化物材料的牺牲层。

可选的，形成牺牲层的步骤包括：形成相较于所述层间介质层致密度更高的牺牲层。

可选的，形成牺牲层的步骤包括：形成厚度在30～80埃范围内的牺牲层。

可选的，化学机械研磨的步骤包括：所述牺牲层的研磨速率低于所述第一金属层的研磨速率。

可选的，化学机械研磨的步骤包括：所述牺牲层的研磨速率不大于第一金属层的研磨速率的二十分之一。

可选的，形成牺牲层的步骤之后，去除位于第一区域的伪栅的步骤之前，还包括：在所述牺牲层表面形成硬掩模；去除位于第一区域的硬掩模；

去除位于第一区域的伪栅的步骤包括：以剩余的硬掩模为刻蚀掩模，刻蚀去除所述位于第一区域的伪栅。

可选的，形成硬掩模的步骤包括，形成氮化钛材料的硬掩模。

可选的，形成硬掩模的步骤包括，形成厚度在50～100埃范围内的硬掩模。

可选的，去除位于第一区域的硬掩模的步骤包括，采用等离子刻蚀的方式去除位于第一区域的硬掩模。

可选的，形成第一金属层的步骤包括，形成铝材料的第一金属层。

可选的，形成第一金属层的步骤还包括，在形成铝材料的第一金属层之前，在所述第一开口的底部和侧壁上形成功函数金属层。

可选的，在所述第一区域以及第二区域的衬底上分别形成伪栅的步骤包括，形成多晶硅材料的伪栅。

可选的，形成第一栅极的步骤之后，还包括：

去除剩余的牺牲层以暴露出位于第二区域中的伪栅；

去除位于第二区域中的伪栅以在位于第二区域中的层间介质层中形成第二开口；

在所述第二开口中以及层间介质层表面形成第二金属层；

通过化学机械研磨以去除层间介质层表面的第二金属层，位于所述第二开口中的第二金属层作为第二栅极。

可选的，所述第一区域用于形成PMOS，所述第二区域用于形成NMOS；或者，所述第一区域用于形成NMOS，所述第二区域用于形成PMOS。