[发明专利]背照式低串扰图像传感器像素结构及制作方法在审

专利信息
申请号: 201410234484.6 申请日: 2014-05-29
公开(公告)号: CN103985724A 公开(公告)日: 2014-08-13
发明(设计)人: 陈多金;陈杰;刘志碧;旷章曲 申请(专利权)人: 北京思比科微电子技术股份有限公司
主分类号: H01L27/146 分类号: H01L27/146
代理公司: 北京凯特来知识产权代理有限公司 11260 代理人: 郑立明;赵镇勇
地址: 100085 北京市海*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 背照式低串扰 图像传感器 像素 结构 制作方法
【说明书】:

技术领域

发明涉及一种背照式图像传感器,尤其涉及一种背照式低串扰图像传感器像素结构及制作方法。

背景技术

CMOS(互补型金属氧化物半导体)图像传感器被广泛地应用于数码相机、移动手机、儿童玩具、医疗器械、汽车电子、安防及其航空航天等诸多领域。CMOS图像传感器的广泛应用驱使其尺寸向越来越小的方向发展。然而像素(Pixel)尺寸的缩小使得感光二极管(Photodiode)的灵敏度(Sensitivity)下降,导致图像质量在低照度下出现很大程度的恶化,为了提高小尺寸(pixel尺寸小于1.4um)图像传感器的感光灵敏度,现有CMOS图像传感器制造技术中出现了背照式像素结构,其优点在于感光区以上由于没有金属布线的遮挡而使得感光灵敏度大幅度提高。

然而,现有背照式CMOS图像传感器也存在其不足之处,如图1所示,示出了现有技术中的一种背照式图像传感器像素结构示意图,包括硅基底101,相邻的三个感光器件1021~1023,浅槽隔离槽112,正面的金属互连线103~105,正面金属互连线介质层106,背面抗反射涂层107,背面平坦层108,背面彩色滤光片1091~1093,背面微透镜1101~1103,同时图1给出了一组入射光线1111~1114,当入射光经过微透镜1101~1103汇聚,依次穿过彩色滤光片1091~1093、背面平坦层108、背面抗反射涂层107到达感光器件1021~1023,由于浅槽隔离槽112的深度的不够深,部分角度的光会到达相邻的感光区,比如入射光1111通过彩色滤光片1091后进入相邻的感光器件1022并在其内产生了额外的光电信号,这一额外的信号影响了1022自身的光电信号,我们将这种现象称之为相邻感光器件的串扰。图1还给出了其他相邻感光器件间的串扰现象,如1113对1021产生串扰,1112对1023产生串扰,1114对1022产生串扰。串扰的产生将造成图像色彩的差异导致图像失真,因此,消除相邻感光器件间的串扰对高性能CMOS图像传感器很有必要。

发明内容

本发明的目的是提供一种能避免入射光进入相邻的感光器件而发生串扰的背照式低串扰图像传感器像素结构及制作方法。

本发明的目的是通过以下技术方案实现的:

本发明的背照式低串扰图像传感器像素结构,包括硅基底,所述硅基底中设有多个感光器件,相邻的感光器件之间及边部的感光器件的外侧分别设有防串扰层。

本发明的上述的背照式低串扰图像传感器像素结构的制作方法,采用注入工艺在所述像素结构中形成防串扰层,包括步骤:

A.遵循传统的集成电路制造工艺,采用光刻和刻蚀的方法,形成用于隔离器件的浅槽隔离槽;

B.旋涂光刻胶;

C.曝光并显影,去除像素阵列区域上面的光刻胶;

D.采用注入工艺,注入氧离子;

E.清洗光刻胶,将所有光刻胶去除;

F.遵循传统集成电路完成后续工艺。

G.在器件硅背面制造抗反射涂层;

H.在抗反射涂层上面制作平坦层;

I.在平坦层上制作彩色滤光片;

J.在滤光片上面制作微透镜。

由上述本发明提供的技术方案可以看出,本发明实施例提供的背照式低串扰图像传感器像素结构及制作方法,由于相邻的感光器件之间及边部的感光器件的外侧分别设有防串扰层,当入射光进入感光器件中,部分角度的入射光会在防串扰层表面发生全反射,有效的避免了入射光进入相邻的感光器件而发生串扰,不仅遏制了相邻感光器件间的串扰,并且提高了入射光的吸收效率,进而提高了感光灵敏度。

附图说明

图1为现有技术中的背照式图像传感器像素结构示意图。

图2为本发明实施例提供的背照式低串扰图像传感器像素结构的示意图。

图3~图8为本发明实施例二中背照式低串扰图像传感器像素结构制作方法的流程示意图。

图9~图11为本发明实施例三中背照式低串扰图像传感器像素结构制作方法的流程示意图。

具体实施方式

下面将对本发明实施例作进一步地详细描述。

本发明的背照式低串扰图像传感器像素结构,其较佳的具体实施方式是:

包括硅基底,所述硅基底中设有多个感光器件,相邻的感光器件之间及边部的感光器件的外侧分别设有防串扰层。

所述防串扰层的深度为2um到4um。

所述防串扰层的位置位于从所述硅基底的正表面至距离所述硅基底的背表面0.05um~0.2um处。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京思比科微电子技术股份有限公司,未经北京思比科微电子技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410234484.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top