[发明专利]横向双重扩散式金属氧化物半导体晶体管及其制造方法

说明书

本申请是申请号为200510126971.1、申请日为2005年11月29日、发明名称为“横向双重扩散式金属氧化物半导体晶体管及其制造方法”的发明专利申请的分案申请。

技术领域

本发明涉及一种横向双重扩散式金属氧化物半导体晶体管，尤其涉及一种具有双重扩散式源极区域的横向双重扩散式金属氧化物半导体晶体管。

背景技术

当半导体元件愈做愈小，漏极与源极之间的沟道长度也随之缩短，因此晶体管的操作速度将加快。但是金属氧化物半导体晶体管(Metal Oxide Semiconductor Transistor,MOS)的沟道长度并不能无限制的缩短，当沟道长度缩短到某一特定程度之后，各种因沟道长度变小所衍生的问题便会发生，其中之一便是热载流子效应(Hot Carrier Effect)。

传统上，广泛地为大家所采用的解决热载流子效应的方法，就是在原来的MOS的源极与漏极接近沟道的地方，再增加一组掺杂程度较原来N型源极与漏极为低的N型区，这种结构称之为轻掺杂漏极结构(Lightly Doped Drain)。以下详述其结构及制造方法。

请参照图1A～1G，其绘示根据传统横向双重扩散金属氧化物半导体晶体管的制造方法。本实施例的N型横向双扩散金属氧化物半导体晶体管(Laterally Double-Diffused Metal Oxide Semiconductor Transistor,LDNMOS)的制造方法包括下列步骤。

首先，提供P型衬底110，形成N型第一阱区112于部分衬底110中，且形成P型第二阱区114于部分衬底110中，如图3A所示。

接着，形成多个场氧化层于衬底110的上表面，多个场氧化层其中的第一场氧化层122及第二场氧化层124位于第一阱区112，多个场氧化层其中的第三场氧化层126及第四场氧化层128位于第二阱区114，如图1B所示。

然后，形成栅极141于部分衬底110以及部分第二场氧化层124上，如图1C所示。

然后，利用自对准工艺(self-alignment)形成漏极区于第一阱区112中，并且形成具有轻掺杂漏极结构(lightly doping drain,LDD)的源极区于第二阱区114中，其详细流程包括下列步骤：首先，利用光掩模形成图案化光致抗蚀剂层130于衬底110上，图案化光致抗蚀剂层130具有开口132，开口132暴露出位于第三场氧化层126以及第一场氧化层122之间的衬底110，如图1D所示。接着，进行离子注入；透过开口132将N型杂质注入衬底110中，并据以形成轻掺杂源极区162及轻掺杂漏极区152于衬底110中，如图1D所示。

在移除图案化光致抗蚀剂层130之后，形成间隙壁(spacer)148于栅极141的侧面，据以形成栅极结构140，如图1E所示。接着，如图1F所示，利用相同的光掩模形成相同图案的光致抗蚀剂层134于衬底110上，并透过开口136进行离子注入工艺。以具有间隙壁148的栅极结构140为掩模，将高浓度的N型杂质，注入衬底110中，据以形成重掺杂源极区164以及重掺杂漏极区154于衬底110中。在此工艺中，轻掺杂漏极区152与重掺杂漏极区154完全重迭在一起；轻掺杂源极区162与重掺杂源极区164则不完全重迭，轻掺杂源极区162会突出于重掺杂源极区164的侧面，并位于间隙壁148的下方。也就是说，源极区利用自对准工艺形成轻掺杂漏极结构。

然后，去除图案化光致抗蚀剂层134之后，并将P型杂质注入衬底110中以形成P型杂质阱170，藉此就完成了横向双重扩散式金属氧化物半导体晶体管100，如图1G所示。

然而，轻掺杂漏极结构无法有效改善热载流子效应问题，导致晶体管的操作电压仍需控制在一定强度之下，否则同样会产生电击穿(Electrical Breakdown)问题。在晶体管操作电压超过临界值时，沟道内的横向电场增加，使沟道中产生热电子。具有高能量的热电子撞击漏极而产生许多电子空穴对，使得沟道内接近漏极区域的载流子数量上升，称为载流子倍增(Carrier Multiplication)现象。产生的电子通常吸往漏极而增加漏极的电流大小，部分电子射入栅极氧化层中。产生的空穴将流往衬底，而产生衬底电流(substrate current)，另一部份空穴则被源极所收集，加强NPN现象，促使更多的载流子倍增，最后发生电击穿。

发明内容