[发明专利]一种CMOS栅压自举开关电路

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种CMOS栅压自举开关电路。

背景技术

随着半导体技术的迅速发展，高度高精度模数转换器已广泛应用于在数据通信、军事雷达等领域中。MOS开关广泛应用在数字及模拟电路中，尤其在高速高精度模数转换器中，由于MOS开关的导通非线性引起采样信号失真，导致模数转换器采样精度下降，所以在高精度采样应用中，需要采用自举开关技术来实现高精度的采样。

如图1所示，为传统自举开关的模型。CLKh与CLKs为两相不交叠时钟，当CLKh＝1，CLKs＝0时，自举开关在保持模式，将C0两端充电至VDD与GND，同时将开关M1栅端接地，关断开关；当CLKh＝0，CLKs＝1时，自举开关在采样模式，将C0上端接入开关栅极，下端接入Vin，使得C0上端电压变为(Vin+VDD)，即开关M1接入栅电压(VDD+Vin)，在采样阶段，MOS采样开关的导通电阻表达式为：

其中，μ是电子或者空穴迁移率，C_ox是栅氧化层电容，Vth是阈值电压，W/L是MOS管宽长比。式(1)表明采样阶段开关导通电阻随输入信号Vin的变化而变化，通过自举技术实现式中栅源电压VGS随输入Vin变化的补偿。传统自举开关优势是结构简单，改善了开关栅源电压VGS变化引起的非线性失真，但是其忽视了由体效应引起Vth的变化带来的线性失真。

发明内容

本发明的目的是提供一种高速、高线性的CMOS栅压自举开关电路，引入自举补偿电容，实现开关导通电阻体效应的一阶补偿，提高采样开关电路的精度。

为了达到上述目的，本发明提供了一种CMOS栅压自举开关电路，包括：电荷泵1、与所述电荷泵1连接的自举电路2、与所述自举电路2连接的复位电路3；其中，所述电荷泵用于补偿所述自举电路的阈值电压的变化，所述复位电路用于对所述自举电路进行复位。

其中，所述电荷泵1包括：第一电容C0、第二电容C1、第三电容C3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6，及由第十一NMOS晶体管M11、第十二PMOS晶体管M12组成的传输门；

第十一NMOS晶体管M11、第十二PMOS晶体管M12的源极和漏极相互连接，且第十一NMOS晶体管M11和第十二PMOS晶体管M12的源极接输入电压Vin-，第十一NMOS晶体管M11的栅极接时钟信号CLKH，第十二PMOS晶体管M12的栅极接时钟信号CLKH-，所述CLKH-信号为CLKH信号的反相信号；

所述第四NMOS晶体管M4的栅极接所述时钟信号CLKH，源极接地，漏极接所述电容C1的第一端；

所述第五NMOS晶体管M5的栅极和漏极接电源电压AVDD，源极接所述电容C2的第一端，其中所述电容C2的第二端接所述时钟信号CLKH；

所述第六NMOS晶体管M6的栅极接所述电容C2的第一端，漏极接所述电源电压AVDD，源极接电容C0的第一端、同时也接C1的第二端。

其中，所述自举电路2包括：第一NMOS晶体管M1、第三PMOS晶体管M3、第七NMOS晶体管M7、第八PMOS晶体管M8、第九NMOS晶体管M9、自举开关M10及第十三NMOS晶体管M13；

所述自举开关M10的源极接输入电压Vin+，漏极接输出电压Vout，栅极与所述第七NMOS晶体管M7的栅极连接；

所述第一NMOS晶体管M1的栅极与自举开关M10的栅极相连，所述第一NMOS晶体管M1的漏极与自举开关M10的源极相连；

所述第三PMOS晶体管M3的衬底与漏极相连，源极接第六NMOS晶体管M6的源极，漏极接自举开关M10的栅极，栅极分别接第八PMOS晶体管M8和第九NMOS晶体管M9的漏极；

所述第八PMOS晶体管M8和第九NMOS晶体管M9的栅极接时钟信号CLKS，所述第八PMOS晶体管M8的源极接所述电源电压AVDD，所述第九NMOS晶体管M9的源极接所述第七NMOS晶体管M7的源极；

所述第七NMOS晶体管M7的栅极、源极对应接所述第一NMOS晶体管(M1)的栅极、源极，漏极接第三PMOS晶体管M3的栅极；

第十三NMOS晶体管M13的漏极连电容C0的第二端，栅极接自举开关M10的栅极，源极接第一NMOS晶体管M1的源极。

其中，所述复位电路3包括：第二NMOS晶体管M2、第十四NMOS晶体管M14；