[发明专利]薄膜电阻器制法

说明书

技术领域

本发明涉及一种薄膜电阻器制法，尤其涉及一种可在薄膜电阻层上设置无机保护层，以提高元件可靠度的薄膜电阻器制法。

背景技术

请参考图6A～图6D，为传统薄膜电阻器的制造流程示意图。首先在一基板101的上、下表面分别形成上电极102与下电极103，再于该上电极102的上覆盖一遮罩层104。如图6B所示，在基板101、上电极102与遮罩层104的表面再全面覆盖薄膜状的一电阻层105；藉由移除在覆盖在上电极102的遮罩层104时，因为该电阻层105的厚度极薄，因此可同时将遮罩层104与其上方的电阻层105一并移除，移除后的结构如图6C所示。

再请参考图6D，利用能量射束烧蚀法，例如激光光束、聚焦离子束等该电阻层105进行蚀刻修整，使该电阻层105具有一预定的电阻值。当该电阻层105蚀刻完成后，以一保护层106将电阻层105包覆，如图6E所示。接着，沿虚线所示位置进行薄膜电阻单体分离的程序，然后再执行进一步的后续加工作业，使上电极102、下电极103由多层的导电材料包覆而成为可供焊接的电极。

但上述薄膜电阻器的结构中只利用单独一层的保护层106对电阻层105提供保护作用，所能提供的保护效果有限，该电阻层105易受外在环境因素影响而使电阻值发生较大幅度的偏移改变，偏离其预设的电阻值，也因此该薄膜电阻器的产品可靠度相对较低。

发明内容

有鉴于现有薄膜电阻器的制作方式仅能对薄膜电阻层提供单一层保护作用，电阻值易受外界因素影响而产生较大误差，本发明的主要目的是提供一种可提高电阻值稳定度的薄膜电阻器制法。

为达成前述目的，本发明所提出的薄膜电阻器制法包含：

于一绝缘的基板的上表面形成上电极；

形成一电阻层于该基板的上表面；

于该电阻层上覆盖一遮罩层，该遮罩层具有预设图案以显露出部分的电阻层；

于该遮罩层及显露出的电阻层上全面覆盖一无机保护层；

移除该遮罩层，令位于该遮罩层上的无机保护层一并移除，其中，未移除的无机保护层覆盖在原显露出的电阻层上；

蚀刻该电阻层，以该无机保护层作为一蚀刻遮罩，去除未以无机保护层覆盖的电阻层；

形成有机保护层，在该无机保护层上完整覆盖一有机保护层。

藉此，本发明在电阻层上除了具备该有机保护层之外，更进一步覆盖有一无机保护层，对该电阻层提供了双层保护，提高该电阻层抗外在因素影响的能力，降低电阻值变化的幅度，使产品具有更好的可靠度。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A～图1H：本发明薄膜电阻器的工艺剖视示意图；

图2：本发明对应图1C的平面示意图；

图3：本发明对应图1E的平面示意图；

图4：本发明对应图1G的平面示意图；

图5：本发明对应图1H的平面示意图；

图6A～图6E：现有薄膜电阻器的工艺剖视示意图。

其中，附图标记

10基板11上电极

12下电极13电阻层

14遮罩层15无机保护层

16有机保护层101基板

102上电极 103下电极

104遮罩层 105电阻层

106保护层

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

如图1A所示，本发明的薄膜电阻器制法首先提供一绝缘的基板10，再于该基板10的上表面形成作为上电极11的导体层图案；亦可在该基板10的下表面进一步形成下电极12的导体层图案。

如图1B所示，在基板10的上表面全面薄膜沉积形成一电阻层13，该电阻层13全面覆盖上电极11，例如以热辅助蒸发法、电子束辅助蒸发法、化学气相沉积法(CVD)、溶胶凝胶(sol-gel)法、等离子增强式化学气相沉积(PECVD)法、或物理气相沉积(PVD)溅射法等方式形成该电阻层。如图1C及图2所示，在该电阻层13上方覆盖具有预定图案的一遮罩层14，在一较佳实施例中，该遮罩层14是以网版印刷法印制在电阻层13上的一有机物遮罩层。

该遮罩层14主要是遮蔽住对应一部分上电极11所在位置的电阻层13，但仍露出大部分形成在基板10表面的电阻层13。