[发明专利]一种半导体器件及其制造方法在审
申请号: | 201410160661.0 | 申请日: | 2014-04-21 |
公开(公告)号: | CN105097639A | 公开(公告)日: | 2015-11-25 |
发明(设计)人: | 宋化龙 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L27/04 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法,包括:
提供半导体衬底,在所述半导体衬底上依次沉积形成衬垫层和硬掩膜层;
在所述衬垫层和所述半导体衬底中形成第一沟槽,在所述硬掩膜层中形成第二沟槽,所述第二沟槽的宽度大于所述第一沟槽的宽度;
沉积隔离材料层于所述半导体衬底上,以完全填充所述第一沟槽和所述第二沟槽,并执行化学机械研磨直至露出所述硬掩膜层;
去除所述硬掩膜层和所述衬垫层;
在所述隔离材料层两侧的将要形成NMOS区的半导体衬底的上部形成氮化层;
对所述半导体衬底实施预清洗处理,以露出所述隔离材料层的上部所遮蔽的半导体衬底的部分,并通过热氧化形成栅极氧化层。
2.根据权利要求1所述的方法,其特征在于,形成所述第一沟槽和所述第二沟槽的步骤包括:在所述硬掩膜层上形成具有所述第一沟槽的图形的光刻胶层;以所述光刻胶层为掩膜,蚀刻所述硬掩膜层,在所述硬掩膜层中形成所述第一沟槽的图形;采用灰化工艺去除所述光刻胶层;以所述硬掩膜层为掩膜,依次蚀刻所述衬垫层和所述半导体衬底,在所述衬垫层和所述半导体衬底中形成所述第一沟槽;实施回蚀刻,在所述硬掩膜层中形成所述第二沟槽。
3.根据权利要求1所述的方法,其特征在于,实施所述隔离材料层的沉积之前,还包括在所述第一沟槽和所述第二沟槽的侧壁和底部形成由薄层氧化物构成的衬里层的步骤。
4.根据权利要求1所述的方法,其特征在于,采用干法蚀刻或湿法蚀刻去除所述硬掩膜层和所述衬垫层。
5.根据权利要求1所述的方法,其特征在于,采用氮离子注入或者氮化工艺形成所述氮化层。
6.根据权利要求5所述的方法,其特征在于,所述氮化层的厚度为0.5nm-500nm。
7.根据权利要求5所述的方法,其特征在于,所述氮离子注入的能量为0.5keV-500keV,剂量为1.0×e12cm-3-1.0×e16cm-3。
8.根据权利要求5所述的方法,其特征在于,所述氮化工艺的实施气体为NH3或NO,温度为600℃-1200℃,压力为0.1mTorr-780Torr,持续时间为5秒-5小时。
9.根据权利要求1所述的方法,其特征在于,在所述氮化层的表面形成的所述栅极氧化层的厚度低于位于所述氮化层和所述隔离材料层之间的半导体衬底的部分形成的所述栅极氧化层的厚度。
10.一种如权利要求1-9中的任一方法制造的半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410160661.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:互连结构的形成方法
- 下一篇:晶圆自动分批与传送的方法及装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造