[发明专利]化合物半导体器件及其制造方法

说明书

技术领域

本文中所讨论的实施方案涉及化合物半导体器件及其制造方法。

背景技术

在化合物半导体器件中，尤其在包括氮化物（例如GaN）的高电子迁移率晶体管（HEMT）的高功率高频器件中，高电场可能施加到栅电极周围。如果由电场加速的一部分电子经传输并且被陷阱俘获，则该部分电子拓宽了耗尽层并且降低了电流。已知陷阱存在于钝化膜（例如氮化硅膜）与化合物半导体层之间的界面中、以及钝化膜的内部和钝化膜的表面上。这样的现象是氮化物半导体器件所特有的并且称为电流崩塌。电流崩塌降低了放大器的输出特性（例如输出功率和效率）。在栅电极的结构为悬垂型的情况下，在关断时间期间由于陷阱的存在而使耗尽层难于拓宽，并且因而栅极漏电流倾向于增加。

[专利文献1]日本公开特许公报第2011-192719号。

发明内容

本发明的目的为提供一种能够更进一步抑制电流崩塌的化合物半导体器件及其制造方法。

根据实施方案的一个方面，化合物半导体器件包括：衬底；衬底之上的氮化物的化合物半导体堆叠结构；覆盖化合物半导体堆叠结构的钝化膜；在化合物半导体堆叠结构上方的水平处的栅电极、源电极和漏电极；以及含Si-C键并且包含源电极和漏电极之间的部分的含Si-C键的膜。该部分与化合物半导体堆叠结构的上表面的至少一部分或者钝化膜的上表面的至少一部分接触。

根据实施方案的另一个方面，制造化合物半导体器件的方法包括：在衬底之上形成氮化物的化合物半导体堆叠结构；形成覆盖化合物半导体堆叠结构的钝化膜；在化合物半导体堆叠结构上方的水平处形成栅电极、源电极和漏电极；以及形成含Si-C键并且包含源电极和漏电极之间的部分的含Si-C键的膜。该部分与化合物半导体堆叠结构的上表面的至少一部分或者钝化膜的上表面的至少一部分接触。

附图说明

图1A为示出根据第一实施方案的化合物半导体器件的结构的截面图；

图1B为示出根据第一实施方案的化合物半导体器件的布置的图；

图2A至图2L为以工艺步骤的顺序示出制造根据第一实施方案的GaN基HEMT的方法的截面图；

图3为示出参考例的结构的截面图；

图4A和图4B为示出脉冲I-V特性的图；

图5为示出栅极与漏极之间的反向I-V特性的图；

图6为示出根据第二实施方案的化合物半导体器件的结构的截面图；

图7A至图7G为以工艺步骤的顺序示出制造根据第二实施方案的GaN基HEMT的方法的截面图；

图8为示出根据第三实施方案的化合物半导体器件的结构的截面图；

图9为示出根据第四实施方案的化合物半导体器件的结构的截面图；

图10A至图10I为以工艺步骤的顺序示出制造根据第四实施方案的GaN基HEMT的方法的截面图；

图11为示出根据第五实施方案的化合物半导体器件的结构的截面图；

图12A至图12D为以工艺步骤的顺序示出制造根据第五实施方案的GaN基HEMT的方法的截面图；

图13为示出根据第六实施方案的化合物半导体器件的结构的截面图；

图14A、图14B和图14C为分别示出根据第七实施方案、第八实施方案和第九实施方案的化合物半导体器件的结构的截面图；

图15A、图15B和图15C为分别示出根据第十实施方案、第十一实施方案和第十二实施方案的化合物半导体器件的结构的截面图；

图16A、图16B和图16C为分别示出根据第十三实施方案、第十四实施方案和第十五实施方案的化合物半导体器件的结构的截面图；

图17A、图17B和图17C为分别示出根据第十六实施方案、第十七实施方案和第十八实施方案的化合物半导体器件的结构的截面图；

图18为示出根据第十九实施方案的分立封装件的图；

图19为示出根据第二十实施方案的PFC电路的布线图；

图20为示出根据第二十一实施方案的电源设备的布线图；以及

图21为示出根据第二十二实施方案的放大器的布线图。

具体实施方式

在下文中，将参照附图具体描述实施方案。

（第一实施方案）

首先，将描述第一实施方案。图1A为示出根据第一实施方案的GaN基HEMT（化合物半导体器件）的结构的截面图。