[发明专利]配线基板

说明书

技术领域

本发明涉及一种内部埋入有层叠电容器的配线基板。

背景技术

关于在支承层上形成有将绝缘层和导体层交替层叠而成的积层层并且供IC芯片等芯片部件安装的配线基板，公知有一种在支承层的内部埋入层叠电容器的技术（例如参照专利文献1）。

专利文献1：日本特开2007-103789号公报

但是，在供芯片部件安装并且埋入有层叠电容器的配线基板中，可能存在因埋入的层叠电容器而配线基板产生裂纹，从而使配线基板的可靠性受损的问题。

发明内容

发明要解决的问题

本发明即是鉴于这样的问题而做成的，其目的在于使内部埋入有层叠电容器的配线基板提高可靠性。

用于解决问题的方案

为了达成上述目的，本发明为一种配线基板，其在表面具有供芯片部件安装的芯片安装区域，并且在内部埋入有层叠电容器，其特征在于，在配线基板中，将芯片安装区域的周缘和位于周缘的周围的正下方的区域设为周缘区域，埋入于周缘区域的层叠电容器配置为，构成层叠电容器的多个内部电极层的层叠方向与表面垂直，埋入于除周缘区域以外的区域的层叠电容器中的至少一个层叠电容器配置为，构成层叠电容器的多个内部电极层的层叠方向与表面平行。

而且，本发明申请人通过可靠性试验发现：相比于以上述层叠方向与配线基板的表面平行的方式埋入于配线基板的层叠电容器，以上述层叠方向与配线基板的表面垂直的方式埋入于配线基板的层叠电容器更能够抑制由热冲击导致的裂纹的产生。

另外，如图3所示，上述裂纹产生在层叠体的表面与电极互相接触的部分，该层叠体由电介质层和内部电极层交替层叠而成。因此，认为上述裂纹的产生原因在于：在层叠多个印刷有内部电极的电介质薄片而形成层叠体之后，自层叠体的表面施加压力而制造层叠电容器，导致内部应力残留在层叠体的表面。

因而，通过抑制内部应力残留在层叠电容器上，能够抑制上述裂纹。

而且，在表面具有供芯片部件安装的芯片安装区域的配线基板中，内部应力在上述周缘区域成为最大。

因此，在本发明的配线基板中，将埋入于内部应力成为最大的周缘区域的层叠电容器配置为多个内部电极层的层叠方向与表面垂直。由此，本发明的配线基板能够抑制因埋入于配线基板的层叠电容器而产生裂纹，而能够提高配线基板的可靠性。

另外，在本发明的配线基板中，埋入于除周缘区域以外的区域的层叠电容器中的至少一个层叠电容器配置为，构成层叠电容器的多个内部电极层的层叠方向与表面平行。由此，在本发明的配线基板中，埋入于周缘区域的层叠电容器所产生的电场、和埋入于除周缘区域以外的区域的层叠电容器中的配置为内部电极层的层叠方向与表面平行的层叠电容器所产生的电场正交，能够抑制两个电场彼此干涉。

另外，在本发明的配线基板中，优选的是，埋入于周缘区域的内侧的区域的层叠电容器中的至少一个层叠电容器配置为，构成层叠电容器的多个内部电极层的层叠方向与表面平行。

在如此构成的配线基板中，埋入于周缘区域的层叠电容器所产生的电场、和埋入于周缘区域的内侧的区域的层叠电容器中的配置为内部电极层的层叠方向与表面平行的层叠电容器所产生的电场正交，因此，不会导致两个电场彼此相长，能够抑制埋入于芯片安装区域的正下方的层叠电容器所产生的电场对芯片部件产生的影响。

另外，为了进一步消除埋入于周缘区域的层叠电容器所产生的电场、和埋入于周缘区域的内侧的区域的层叠电容器所产生的电场彼此相长，在本发明的配线基板中，优选的是，埋入于周缘区域的内侧的区域的所有的层叠电容器配置为，构成层叠电容器的多个内部电极层的层叠方向与表面平行。

附图说明

图1是表示多层配线基板1的概略结构的剖视图。

图2是表示多层配线基板1和IC芯片2的俯视图和局部放大图。

图3是表示裂纹的产生部位的多层配线基板1的局部剖视图。

附图标记说明

1、多层配线基板；2、IC芯片；5、层叠电容器；11、支承层；12、13、积层层；21、支承基板；22、23、32、34、36、52、54、56、导体层；24、收容孔；31、33、35、51、53、55、绝缘层；71、电介质层；72、内部电极层；73、电极；ER、周缘区域。

具体实施方式

以下，参照附图说明本发明的实施方式。