[发明专利]电阻结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种电阻结构及其形成方法。

背景技术

电阻器在半导体集成电路中用于控制其他电子元件的电阻，具有重要的作用。通常，半导体器件的电阻器由多晶硅或者有源区掺杂而成。随着半导体器件集成度的提高，在半导体芯片内的每个元件必须具有较高的电学性能。然而由于多晶硅的材料特性，以及对掺杂工艺的限制，很难形成具有较高精确度的电阻器图形，所以这类电阻器的电阻值波动往往较大，并且容易受到其他工艺步骤的影响。

金属电阻器成为多晶硅电阻的替代品用于克服多晶硅电阻的缺陷。

现有技术通常采用光刻和刻蚀工艺对金属层进行图形化以形成金属电阻器，然后再通过光刻和刻蚀工艺在所述金属电阻器表面形成通孔，在所述通孔内填充金属材料形成金属互连结构，将所述金属电阻连出，再在所述金属互连结构上方形成其他器件。

现有技术需要针对金属电阻单独进行光刻和刻蚀工艺，这就导致现有技术形成金属电阻器的步骤较多，工艺成本较高。

发明内容

本发明解决的问题是提供一种电阻结构的形成方法，减少工艺步骤，降低工艺成本。

为解决上述问题，本发明提供一种电阻结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域，所述基底包括金属互连结构和包围所述金属互连结构的介质层，所述金属互连结构包括若干分立的第一金属插塞和第二金属插塞，所述第一金属插塞位于第一区域，第二金属插塞位于第二区域，所述第一金属插塞和第二金属插塞的表面和介质层的表面齐平；在所述第一金属插塞、第二金属插塞和介质层表面形成第一金属层和位于所述第一金属层表面的绝缘材料层；对所述绝缘材料层进行图形化，在所述第一区域上方形成第一绝缘层，在第二区域上方形成第二绝缘层，所述第一绝缘层和第二绝缘层之间断开；在所述第一金属层、第一绝缘层和第二绝缘层上形成第二金属层；在所述第二金属层上形成图形化掩膜层，所述图形化掩膜层覆盖位于第一绝缘层上方的部分第二金属层，暴露出位于第二绝缘层上方的第二金属层的表面；以所述图形化掩膜层为掩膜，刻蚀第二金属层、第一金属层，在第一区域的第一金属插塞上形成电容，并且在刻蚀完第二金属层后以第二绝缘层为掩模层，阻止对第二绝缘层下方的第一金属层的刻蚀，在第二区域的第二金属插塞上形成金属电阻。

可选的，所述第一金属层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。

可选的，所述第一金属层的厚度为

可选的，所述第二金属层的材料为铝。

可选的，所述绝缘材料层的材料为氮化硅或氧化硅。

可选的，所述绝缘材料层的厚度为

可选的，还包括：在所述第一金属层、第一绝缘层和第二绝缘层表面形成第一粘附层之后，在所述第一粘附层表面形成第二金属层，所述第一粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。

可选的，还包括：在所述第二金属层表面形成第二粘附层。

可选的，所述第一粘附层材料为钛、钽、氮化钛和氮化钽中的一种或几种；所述第二粘附层的材料为钛、钽、氮化钛和氮化钽中的一种或几种。

可选的，还包括：所述第二绝缘层还暴露出第二区域上的部分第二金属插塞表面的第一金属层，所述图形化掩膜层还覆盖第二区域上的未被第二绝缘层覆盖的第一金属层上的部分第二金属层。

本发明的技术方案还提供一种采用上述方法形成的电阻结构，包括：一种电阻结构，其特征在于，包括：基底，所述基底包括第二区域，所述基底包括金属互连结构和包围所述金属互连结构的介质层，所述金属互连结构包括若干分立的第二金属插塞，所述第二金属插塞的表面和介质层的表面齐平；位于第二区域上的金属电阻，所述金属电阻下表面与第二金属插塞连接。

与现有技术相比，本发明的技术方案具有以下优点：