[发明专利]微处理器及使用指令循环高速缓存的方法

说明书

技术领域

本发明是有关于一种指令高速缓存(instruction caching)，且特别是有关于微处理器及使用指令循环高速缓存的方法。

背景技术

指令高速缓存（instruction cache）是微处理器中不可或缺的元件。当微处理器需要提取指令时，其处理器核心会传送指令的提取地址（fetch address）至指令高速缓存。提取地址对应于指令流（instruction stream），且指令流包括一或多个指令。当指令已存在指令高速缓存内时，指令高速缓存可直接对处理器核心提供指令。否则，指令高速缓存会从指令所在的存储器中提取指令、存储指令以及将指令提供给处理器核心。由于从外部存储器提取指令比从指令高速缓存提取指令花费更多的时间并耗费更多功率，指令高速缓存可减低功率消耗并促进微处理器的处理速度。

发明内容

嵌入式系统(embedded system)的应用程序通常在最深层循环（innermost loop）花费很多执行时间。因此，本发明提供一种微处理器及使用指令循环高速缓存的方法，藉以降低功率损耗并改善指令提取的效率。

依据本发明一实施例，本发明提供一种微处理器。微处理器包括处理器核心以及指令循环高速缓存。处理器核心提供指令流的提取地址。指令流包括一或多个指令。提取地址包括标签（tag）以及索引（index）。指令循环高速缓存自处理器核心接收提取地址。指令循环高速缓存包括高速缓存阵列以及标签存储器。高速缓存阵列耦接至处理器核心。高速缓存阵列存储第一预定数量个高速缓存条目。各高速缓存条目包括标签识别码（tag identification；tag ID）。高速缓存阵列输出提取地址中索引所对应的高速缓存条目的标签识别码。标签存储器耦接至处理器核心以及高速缓存阵列。标签存储器经配置用以存储第二预定数量个标签值，并输出高速缓存阵列输出的标签识别码所对应的标签值。指令循环高速缓存基于提取地址的标签与标签存储器输出的标签值之间的按比特比较，而决定高速缓存命中（cache hit）或高速缓存未中（cache miss）是否发生。

依据本发明另一实施例，本发明提供一种使用前述指令循环高速缓存的方法。此方法包括下列步骤。初始时进入正常状态，其中指令循环高速缓存与包括正常状态及内部状态的有限状态机（finite state machine）相关。当目前状态为正常状态且处理器核心发送至指令循环高速缓存的标签值与之前存储在指令循环高速缓存中的每一标签值不同时，以该标签值更新指令循环高速缓存。当目前状态为内部状态，且处理器核心发送至指令循环高速缓存的标签值与之前存储在指令循环高速缓存中的每一标签值不同时，进入正常状态。当目前状态为正常状态时，对应于接收内部信号而进入内部状态。基于由处理器核心发送至该指令循环高速缓存的提取地址的标签以及存储在指令循环高速缓存中的标签值其中之一之间的比较，判断指令循环高速缓存内是否发生高速缓存命中或高速缓存未中。

依据本发明另一实施例，本发明提供一种使用前述指令循环高速缓存的方法。此方法包括下列步骤。每当提示指令被提取并识别时，发送与提示指令相关的标签值至指令循环高速缓存。提示指令通过标签值而与提示指令被执行之后将被执行的指令循环相关。基于指令的提取地址的标签与存储在指令循环高速缓存中的标签值其中之一之间的比较，指令循环高速缓存判断高速缓存命中或高速缓存未中是否发生。

为让本案的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明一实施例所示出的一种微处理器的示意图；

图2是依照本发明一实施例所示出的存储器内的一种高速缓存线（cache line）的示意图；

图3是依照本发明一实施例所示出的微处理器的一种指令循环高速缓存的示意图；

图4是依照本发明一实施例所示出的一种指令循环的示意图；

图5是依照本发明一实施例所示出的一种使用指令循环高速缓存的方法的流程图；

图6是依照本发明一实施例所示出的一种指令循环的示意图；

图7是依照本发明一实施例所示出的另一种指令循环的示意图；

图8是依照本发明一实施例所示出的一种使用指令循环高速缓存的方法的流程图；

图9是依照本发明一实施例所示出的相关于指令循环高速缓存的一种有限状态机的示意图；

图10是依照本发明一实施例所示出的一种指令循环的示意图；