[发明专利]微处理器及使用指令循环高速缓存的方法

权利要求书

1.一种微处理器，其特征在于，包括：

处理器核心，提供指令流的提取地址，其中该指令流包括一或多个指令，且其中该提取地址包括标签及索引；以及

指令循环高速缓存，自该处理器核心接收该提取地址，包括：

高速缓存阵列，耦接至该处理器核心，存储第一预定数量个高速缓存条目，其中每一上述高速缓存条目包括标签识别码，且其中该高速缓存阵列输出该提取地址中该索引所对应的该高速缓存条目的该标签识别码；以及

标签存储器，耦接至该处理器核心以及该高速缓存阵列，经配置用以存储第二预定数量个标签值并输出该高速缓存阵列输出的该标签识别码所对应的该标签值，其中该指令循环高速缓存基于该提取地址的该标签与该标签存储器输出的该标签值之间的按比特比较，而决定高速缓存命中或高速缓存未中是否发生。

2.根据权利要求1所述的微处理器，其特征在于，每当反向分支指令被取用时，该处理器核心发送与该反向分支指令相关的至少一标签值至该指令循环高速缓存。

3.根据权利要求1所述的微处理器，其特征在于，每当该处理器核心提取并识别提示指令时，该处理器核心发送与该提示指令相关的标签值至该指令循环高速缓存。

4.根据权利要求1所述的微处理器，其特征在于，每一上述高速缓存条目还包括有效比特，且该指令循环高速缓存还包括：

比较器，耦接至该处理器核心、该标签存储器以及该高速缓存阵列，当该提取地址的该标签与该标签存储器输出的该标签值相同，且该提取地址中该索引所对应的该高速缓存条目的该有效比特被设定时，设立命中信号以表示该高速缓存命中，否则重置该命中信号以表示该高速缓存未中。

5.根据权利要求1所述的微处理器，其特征在于，当该高速缓存阵列输出的该标签识别码与预定值相同时，该标签存储器输出无效标签值，该无效标签值为与任何提取地址的该标签皆不同的唯一值，且该指令循环高速缓存还包括：

比较器，耦接至该处理器核心以及该标签存储器，当该提取地址的该标签与该标签存储器输出的该标签值相同时，设立命中信号以表示该高速缓存命中，否则重置该命中信号以表示该高速缓存未中。

6.根据权利要求1所述的微处理器，其特征在于，每一上述高速缓存条目还包括指令，且该指令循环高速缓存还包括：

控制器，耦接至该处理器核心、该高速缓存阵列、该标签存储器以及存储器，当该高速缓存命中发生时，提供该提取地址中该索引所对应的该高速缓存条目的该指令至该处理器核心，当该高速缓存未中发生时，提供位于该提取地址的该存储器中的指令至该处理器核心，当该高速缓存未中发生、该提取地址的该标签与存储在该标签存储器的标签值其中之一相同、且该提取地址中该索引所对应的该高速缓存条目为无效时，将位于该提取地址的该存储器中的该指令填入至该提取地址中该索引所对应的该高速缓存条目。

7.根据权利要求6所述的微处理器，其特征在于，当接收自该处理器核心的该标签值与之前存储在该标签存储器中的每一标签值不同时，该控制器以接收自该处理器核心的标签值更新该标签存储器。

8.根据权利要求7所述的微处理器，其特征在于，该控制器与包括正常状态及内部状态的有限状态机相关，该控制器在初始时进入该正常状态，当该控制器为该正常状态且接收自该处理器核心的该标签值与之前存储在该标签存储器中的每一标签值不同时，该控制器以接收自该处理器核心的该标签值来更新该标签存储器，当该控制器为该内部状态且接收自该处理器核心的该标签值与先前存储在该标签存储器中的每一标签值不同时，该控制器进入该正常状态，当该控制器为该正常状态并接收内部信号时，该控制器进入该内部状态。