[发明专利]以选择性二进制及非二进制解码在闪存中进行检测和解码

说明书

相关申请的交叉引用

本申请是在2010年8月31日提交的，题目为“Methods and Apparatus for Storing Data in a Multi-Level Cell Flash Memory Device With Cross-Page Sectors，Multi-Page Coding And Per-Page Coding”的美国专利申请No.12/920,407的；在2011年3月14日提交的，题目为“Methods and Apparatus for Soft Data Generation in Flash Memories”的美国专利申请No.13/063,888的；在2011年3月14日提交的，题目为“Methods and Apparatus for Soft Data Generation for Memory Devices Using Reference Cells”的美国专利申请No.13/063,895的；在2011年3月14日提交的，题目为“Methods and Apparatus for Soft Data Generation for Memory Devices Using Decoder Performance Feedback”的美国专利申请No.13/063,899的；在2011年3月14日提交的，题目为“Methods and Apparatus for Soft Data Generation forMemory Devices Based on Performance Factor Adjustment”的美国专利申请No.13/063,874的；以及在2012年12月31日提交的，题目为“Multi-Tier Detection and Decoding in Flash Memories”的美国专利申请No.13/731,551的部分继续专利申请，每个专利申请均并入本文，以作参考。

技术领域

本发明一般地涉及闪存器件，并且更特别地涉及用于在此类总体处理延迟小的闪存器件中减轻噪声、单元间干扰（ICI）和其它失真的影响的改进技术。

背景技术

众多存储器件，例如，闪存器件，使用模拟存储单元来存储数据。每个存储单元存储模拟值，也称为存储值，例如，电荷或电压。存储值表示存储于单元内的信息。例如，在闪存器件内，每个模拟存储单元典型地存储一定的电压。每个单元的可能模拟值的范围典型地被划分成阈值区，每个区对应于一个或多个数据位值。数据通过写入与所期望的一个或多个位对应的标称模拟值来写入模拟存储单元。

存储于存储单元内的模拟值通常会失真。失真典型地由于，例如，后模式依赖性（back pattern dependency）（BPD）、噪声和单元间干扰（ICI）。已经提出或建议许多技术，用于通过减小单元间的电容耦合来减轻ICI的影响。虽然存在可用的方法来减小ICI的影响，但是重要的是此类ICI减轻技术不会不必要地损害闪速读通道的写读速度。因而，应避免会引入显著的固有处理延迟的许多有效的信号处理和解码技术。但是，上述此类复杂的信号处理技术随着闪速器件的几何形状缩小会降低读通道设计者的能力以保持足够的解码准确度。

在闪速存储器件中的最小可写数据单元称为页。页能够包含读通道错误校正码（ECC）的几个代码字，代码字是最小的可读数据单元。依据页位到存储单元电压的映射，在映射到同一字线的页内的错误当中通常存在显著的统计相关。因而，已经意识到在多个页之间进行编码是有益的。但是，为了在闪存器件内保持高的写速度和读速度，页典型地在传输过程中写入和解码，独立于其它页。因此需要这样的ECC设计：页被独立地编码，并且页在正常操作模式中于传输过程中解码，同时如果发生页失效，还支持包括多个页的字线的解码以提高恢复失效页的概率。

发明内容

一般地，提供了方法和装置用于以选择性的二进制及非二进制解码在闪存中进行检测和解码。根据本发明的一种实施例，来自闪存器件的数据这样来处理：从闪存器件的一个或多个页中获得多个位的一个或多个读出值；将该多个位的一个或多个读出值转换成基于给定的数据图形在特定的图形被从该多个位中读出时被写入该多个位的概率的非二进制对数似然比；并且使用非二进制对数似然比来联合解码该多个位，其中页被独立地编码。