[发明专利]芯片封装方法及封装结构

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种芯片封装方法及封装结构。

背景技术

晶圆级芯片封装（Wafer Level Chip Size Packaging，WLCSP）技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片一致。晶圆级芯片尺寸封装技术改变传统封装如陶瓷无引线芯片载具（Ceramic Leadless Chip Carrier）、有机无引线芯片载具（Organic Leadless Chip Carrier）和数码相机模块式的模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。

现有的晶圆级芯片尺寸封装方法主要包括以下步骤：

首先，将半导体晶圆的客户层表面与基板压合，所述客户层是指形成有器件的材料层，晶圆表面的器件部分被基板保护，减少外界的污染和损害；对晶圆相对于基板的背面进行减薄后，并利用光刻技术以及等离子体干法刻蚀工艺，对晶圆进行刻蚀，形成凹槽，并暴露出若干焊垫。

然后，在凹槽表面形成绝缘层，并对焊垫进行激光打孔。

最后，在晶圆背面上沉积金属层，并对所述金属层进行图形化，形成金属线路，完成布线；在金属线路上形成填充凹槽的阻焊层，并且在焊接处形成开口，在所述开口内形成焊球；再将晶圆沿切割道中心切割开，得到芯片；将芯片通过锡球电连接到PCB板上，实现信号输入和输出。

更多晶圆级芯片尺寸封装方法可以参考公开号为CN101419952A的中国专利。

现有的芯片封装方法形成的封装结构的可靠性还有待进一步的提高。

发明内容

本发明解决的问题是提供一种芯片封装方法及封装结构，提高封装结构的可靠性。

为解决上述问题，本发明提供一种芯片封装方法，包括：提供基底，所述基底包括第一表面和与所述第一表面相对的第二表面，所述第一表面具有客户层以及位于客户层内的若干焊垫；刻蚀所述基底的第二表面，形成第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；在所述第一凹槽内壁表面及基底的第二表面形成绝缘层；形成第二凹槽，所述第二凹槽沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层；在所述第一凹槽、第二凹槽以及绝缘层表面形成布线金属层；在所述布线金属层表面形成阻焊层，所述阻焊层内具有开口，所述开口暴露出部分布线金属层的表面；在所述开口内形成位于布线金属层表面的焊球。

可选的，所述第二凹槽为直线形，所述第二凹槽的宽度小于焊垫的宽度。

可选的，所述客户层内的部分第二凹槽与第一凹槽侧壁之间具有第一距离，所述焊垫内的第二凹槽与第一凹槽侧壁之间具有第二距离，所述第一距离大于第二距离，第一距离与第二距离之间的差值范围为10微米～100微米。。

可选的，采用激光划线工艺形成所述第二凹槽。

可选的，在第二凹槽的宽度方向上，所述第二凹槽的宽度大于相邻焊垫之间的距离，所述第二凹槽去除了相邻的部分焊垫以及所述相邻焊垫之间的客户层。

可选的，采用切割工艺或激光划线工艺形成所述第二凹槽。

可选的，还包括：在形成所述布线金属层之后，在相邻焊垫之间的客户层内形成第三凹槽，所述第三凹槽将第二凹槽及第二凹槽内的金属布线层断开。

可选的，采用激光划线工艺形成第三凹槽。

可选的，还包括：提供基板，将所述基底的第一表面与基板压合后再形成所述第一凹槽。

可选的，所述绝缘层的材料包括高分子有机绝缘聚合物或无机绝缘介电材料。

可选的，采用喷涂工艺、旋涂工艺或化学气相沉积工艺形成所述绝缘层。

为解决上述问题，本发明的技术方案还提供一种上述方法形成的封装结构，包括：基底，所述包括第一表面和与所述第一表面相对的第二表面，所述第一表面具有客户层以及位于客户层内的若干焊垫；位于所述基底的第二表面内的第一凹槽，所述第一凹槽底部暴露出若干焊垫及部分客户层的表面；位于所述第一凹槽内壁表面及基底的第二表面的绝缘层；沿焊垫的排列方向，依次贯穿相邻焊垫以及相邻焊垫之间的客户层的第二凹槽；位于所述第一凹槽、第二凹槽以及绝缘层表面的布线金属层；位于所述布线金属层表面的阻焊层，所述阻焊层内具有开口，所述开口暴露出部分布线金属层的表面；位于所述开口内的布线金属层表面的焊球。