[发明专利]射频集成电路芯片及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是涉及一种射频集成电路芯片及其形成方法。

背景技术

射频集成电路（Radio Frequency Integrated Circuit，RFIC），严格来说，是指在0.8GHz以上频段工作的模拟电路，包括微波和毫米波电路。

射频集成电路主要包括滤波器、低噪放放大器（LNA）、压控振荡器（VCO）、混频器、放大/驱动器、频率合成器、功率放大器（PA）和功率管理等电路。用这些射频集成电路可以构成射频收发器，其中，用LNA、VCO、混频器、驱动器等可以构成信号接收链的接受前端，即接收器系统；而频率合成器和功率放大器等则构成发射器。射频集成电路的应用十分广泛。

对于制作在绝缘体上半导体结构（Semiconductor-On-Insulator，SOI）上的射频集成电路芯片（Chip）而言，当射频信号通过射频集成电路中的主动器件和被动器件（如传输线或电感等）时，射频信号会与绝缘体上硅衬底之间耦合，导致谐波失真（Harmonic Distortion），谐波失真对信号的线性特性会产生极大的不利影响。

为此需要一种新的射频集成电路芯片及其形成方法，以防止射频信号与绝缘体上硅衬底之间耦合而导致谐波失真。

发明内容

本发明解决的问题提供一种射频集成电路芯片及其形成方法，以提高射频信号的传输质量。

为解决上述问题，本发明提供一种射频集成电路芯片的形成方法，包括：

提供绝缘体上半导体结构，所述绝缘体上半导体结构从下到上依次包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构；

蚀刻所述浅沟槽隔离结构及其下方的埋氧化层直至形成通孔，所述通孔暴露所述基底表面；

沿所述通孔采用各向同性刻蚀方法蚀刻所述基底直至在所述基底形成沟槽；

沉积填充层填充所述沟槽和所述通孔；

在所述半导体衬底、所述浅沟槽隔离结构和所述填充层上形成介质层；

在所述介质层上形成射频器件。

可选的，采用各向同性干法刻蚀方法形成所述沟槽，所述各向同性干法刻蚀方法采用的反应气体包括HBr、Cl₂和O₂的至少其中之一。

可选的，所述沟槽呈椭球形，并且所述沟槽的深度范围为0.5μm～3μm。

可选的，采用各向同性湿法刻蚀方法形成所述沟槽。

可选的，所述填充层的材料包括无定形硅或者多晶硅。

可选的，采用各向异性干法刻蚀方法形成所述通孔，所述各向异性干法刻蚀方法采用的反应气体包括CF₄和CHF₃的至少其中之一。

为解决上述问题，本发明还提供了一种射频集成电路芯片，包括：

绝缘体上半导体结构，所述绝缘体上半导体结构从下到上依次包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构；

填充层，贯穿所述浅沟槽隔离结构和所述埋氧化层，并填充部分所述基底以将所述基底与所述浅沟槽隔离结构和所述埋氧化层隔开；

介质层，位于所述半导体衬底、所述浅沟槽隔离结构和所述填充层上；

射频器件，位于所述介质层上。

可选的，所述填充层的材料包括无定形硅或者多晶硅。

可选的，所述填充层位于所述基底部分呈椭球形，并且所述填充层位于所述基底部分的厚度范围为0.5μm～3μm。

可选的，所述埋氧化层和所述浅沟槽隔离结构的总厚度范围为2mm～3mm。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案提供绝缘体上半导体结构，所述绝缘体上半导体结构包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构，然后蚀刻所述浅沟槽隔离结构及其下方的埋氧化层直至形成通孔，所述通孔暴露所述基底表面，之后采用各向同性刻蚀方法通过所述通孔蚀刻所述基底直至形成沟槽，此后沉积填充层填充所述沟槽和所述通孔，其后在所述半导体衬底、所述浅沟槽隔离结构和所述填充层上形成介质层，最后在所述介质层上形成射频器件。由于基底与浅沟槽隔离结构之间被填充层隔开，因此能够防止基底与浅沟槽隔离结构之间形成电荷反型层或者电荷积聚层，进而防止基底出现类似于沟道的导电层，因而射频器件与基底之间不会存在耦合电容，射频信号通过器件时，不会发生谐波失真，提高射频信号的传输质量。