[发明专利]用于实现小特征中金属填充的方法

说明书

相关申请案的交叉引用

本申请案要求享有申请号为61/737044且申请日为2012年12月13日的美国专利临时申请案的权益，通过引用将此美国专利临时申请案的公开内容整体明确地并入本文中。

技术领域

背景技术

集成电路是形成于半导体材料中和介电材料中的器件的互连集合体，其中介电材料覆盖于半导体材料的表面上。可形成于半导体中的器件包括MOS晶体管、双极晶体管、二极管和扩散电阻器。可形成于电介质中的器件包括薄膜电阻器和电容器。这些器件通过形成于电介质中的导体路径互连。通常，两个或更多层(level)的导体路径被用作为互连结构，其中由介电层将相继层分隔开。在当前实践中，通常使用铜和氧化硅来分别做为导体和电介质。

铜互连结构中的沉积物通常包括介电层、阻挡层、种晶层、铜填充物和铜帽。用于铜填充物和铜帽的常规电化学沉积(ECD)是在特征中使用酸性电镀化学品(acid plating chemistry)来进行的。铜的电化学沉积已被发现是沉积铜金属化层的最具有经济效益的方式。除了在经济上具有可行性，此沉积技术提供了实质上自底而上(例如非共形)的铜填充物，所述铜填充物在机械上和电学上适于互连结构。

常规ECD铜的酸性电镀化学品可包括，例如，硫酸铜、硫酸、氢氯酸和有机添加剂(比如加速剂、抑制剂和均匀剂)。这些添加剂通过以下特性和方式来驱使特征中的无孔洞(void-free)、自底而上(bottom-up)的填充：通过添加剂的吸附特性和解吸附特性以及通过竞争反应，例如，通过抑制在特征的顶部和侧壁上的电镀，同时增强在特征的底部的电镀。

持续的互连特征缩小带来新的挑战，这是由于特征尺寸(比如特征宽度和深宽比)妨碍和改变了通常所使用的添加剂的反应特性。在这方面，用于铜互连结构的次30纳米(sub-30nm)特征具有足够小的容积，且需要这样少的铜原子以致在常规ECD铜酸性电镀化学反应中，所述特征在电镀的前几秒内就被填充了。这样的时间比驱使常规的自底而上填充的镀浴(bath)添加剂的吸附和解吸附反应动力过程(kinetics)所需的时间要短。

因此，在小特征(例如次30纳米特征)中，由于存在孔洞，因此常规ECD填充可能造成较低品质的互连结构。例如，作为使用常规ECD沉积所形成的一种类型的孔洞的一个实例，特征的开口可能夹闭(pinch off)。许多其它类型的孔洞亦可由于在小特征中使用常规ECD铜填充而形成。这类孔洞以及使用常规ECD铜填充所形成的沉积物的其他内在特性会增加互连结构的电阻，因此减缓器件速度且恶化铜互连结构的可靠度。

因此，需要一种电化学沉积方法来自底而上填充次30纳米特征，从而减少孔洞区域的数量。本公开内容的实施方式用于满足此需要以及其它需要。

发明内容

本发明内容用于以简化的形式介绍构思的选择，而这些构思进一步描述于下文的详细的说明书中。此发明内容并非意于指明所要求保护的主题的关键特征，也非意于用作确定所要求保护的主题的范围的辅助。

依据本公开内容的一个实施方式，提供了在具有次30纳米特征的工件上电镀的方法。所述方法大体包括：施加化学品至工件，所述化学品包括在约55ppm到约250ppm范围中的卤素离子(halide ion)浓度和金属阳离子溶质物种；及施加电波形达少于约5秒，其中所述电波形包括电流斜波(ramping of current)时段和脉冲电镀时段。

依据本公开内容的另一实施方式，提供了在具有次30纳米特征的工件上电镀的方法。所述方法大体包括：施加化学品至工件，所述化学品包括在约55ppm到约250ppm范围中的卤素离子浓度和金属阳离子溶质物种；及施加电波形，其中所述电波形包括少于0.2秒的时段的电流斜波时段和少于约2秒的脉冲电镀时段。

依据本公开内容的另一实施方式，提供了在具有次30纳米特征的工件上电镀的方法。所述方法大体包括：施加化学品至工件，所述化学品包括在约120ppm到约150ppm范围中的卤素离子浓度和金属阳离子溶质物种；及施加电波形，其中所述电波形包括少于0.2秒的时段的电流斜波时段和少于约2秒的脉冲电镀时段。

依据本公开内容的另一实施方式，在本文描述的任一方法中，所述金属阳离子可为铜。

依据本公开内容的另一实施方式，在本文描述的任一方法中，所述卤素离子浓度可在约120ppm到约150ppm的范围中。

依据本公开内容的另一实施方式，在本文描述的任一方法中，所述卤素离子可选自由氯离子、溴离子和碘离子及前述离子的组合所构成的群组。