[发明专利]成像传感器设备

说明书

技术领域

本发明涉及成像传感器设备、合成成像传感器设备以及制造这种成像传感器设备和合成成像传感器设备的方法。

背景技术

成像传感器阵列在各种不同的应用中被使用。在一些应用(例如医疗X射线成像、望远镜焦平面和同步加速器中的X射线检测器)中，大的阵列区域尺寸是比较理想的。在实践中，这种大的检测区域可以通过拼贴数个较小的检测器单元来实现。为避免图像的部分的丢失，每个单独的单元之间的间隙应当尽可能地小。

通常，所使用的是CMOS图像传感器或者键合到CMOS读出芯片的半导体检测器。CMOS成像传感器(CIS)是能够感测电磁辐射(通常是光)并将电磁辐射转化为可读输出电压的像素化的电子设备。在标准CIS中，每个像素将所接收到的辐射转换成电压并存储该电压直到读出阶段。图1示出公知类型的CIS 10。这包括：多个像素20；行寻址电路30；行寻址信号线35；读出电路40和读出信号线45。在读出期间，行通过使用位于沿所述设备的一个边缘的行电路30被寻址。在该行中的所有的像素沿相应的列读出线45被读出。不同列中的每个像素被耦接到同样的读出线45。为了产生均匀的图像，希望所有的像素都相同。

在检测器的CMOS部分，因此控制和读出电子设备通常在传感器阵列的至少两侧被提供。如图1中所示出的，在行寻址电路的底部通常提供读出放大器和列控制电路，在左侧通常提供行寻址电路。鉴于存在于这些两侧的电路，使用这两侧来拼贴传感器阵列的任何尝试将在所得的合成阵列中导致显著的间隙。如果传感器阵列是正方形的且仅需要2x2的拼贴，则这些间隙不会引起问题。

然而，越来越期望更大的成像传感器。鉴于上面所讨论的限制，这是难以实现的。用于增加可裁剪(cuttable)侧(即，像素阵列的侧面，沿该侧面没有置放电路并且其因此可以邻接其它传感器阵列以创建合成设备)的数量的公知的方法是沿像素阵列的同一边置放寻址电路和读出电路。例如，US-7009646考虑这种做法。

为创建更大的合成传感器，构成复合传感器阵列的单个传感器阵列本身最好应尽可能地大。可能的最大的传感器是完整的CMOS晶圆大小，被称为晶圆级。这种大规模单个设备通过使用称为拼接的过程被生产。电路的相同的块在传感器上被重复。当所有的电路块都相同时，选择像素传感器的单个行带来显著的困难。

当拼接与将所有的电子电路仅置放在传感器阵列的一边的策略相结合时，还存在其它的挑战。行寻址本质上可以通过使用水平线被实现、并且本质上可以通过使用垂直线被读出的设备具有对称的性质。当所有的电子电路沿单个边缘被置放时，寻址和读出都依赖于朝向基本上相同的线。像素传感器和可以从其中选择单个行的寻址线的重复布置是不容易的。此外，理想的是使用尽可能少的不同类型的重复单元(称为拼接块)生产所述传感器阵列。这不仅导致设备更容易制造并且成本更低，而且还提高每个像素传感器将相同的可能性。图像质量从而被提高。实现所有的这些目标仍然是个难题。

发明内容

在这种背景下，本发明提供一种成像传感器设备，包括：被布置成行和列的像素传感器的阵列，该阵列包括：多个拼接块(stitching block)，每个拼接块包括被排布在至少一个行组中的多个像素传感器；用于寻址像素传感器的寻址线的第一和第二组，每个拼接块中像素传感器和寻址线的布置是相同的；在该阵列的外部的、沿与像素传感器的行相平行的阵列的边缘被排布的行寻址电路，该行寻址电路通过使用第一组寻址线被耦接到像素传感器，并被配置为执行行寻址动作，在该行寻址动作中每个拼接块的每个行组中的单个相应的行同时被寻址；在该阵列的外部的、沿与行寻址电路相同的阵列的边缘被排布的组寻址电路，该组寻址电路通过使用第二组寻址线中的至少一些被耦接到像素传感器，并被配置为执行组寻址动作，在该组寻址动作中单个拼接块的单个行组中的所有的行同时被寻址。每个拼接块还被布置为结合行寻址动作和组寻址动作，使得一个拼接块的一个行组中仅一行同时被选择。

因此，两个寻址线被用于寻址像素传感器的单个行。该像素传感器被有利地分成跨所有的拼接块的行组，每个行组可以包括跨多个行和至少一列的多个像素传感器。每个行组优选地具有其自己的寻址线。此外，寻址信号还被提供以标识行组内的行。这种寻址信号因此可以被提供给每个行组。第一组寻址线提供行寻址信号，第二组寻址线提供行组寻址信号。

已经认识到，当所有的寻址电路沿传感器阵列的一个边缘被置放时，仅使用一个信号来寻址单个行的像素导致不可能使用单个重复单元来制造的传感器。与此相反，使用两个寻址信号用于标识行使得这种结构成为可能。