[发明专利]碳化硅半导体器件

说明书

技术领域

本发明涉及一种碳化硅半导体器件，具体地涉及一种具有栅极绝缘膜的碳化硅半导体器件及其制造方法。

背景技术

在代表广泛使用的功率半导体器件的Si(硅)MOSFET(金属氧化物半导体场效应晶体管)中，确定击穿电压的主要因素是形成击穿电压保持区域的漂移层能够经受的电场强度的上限。由Si制成的漂移层在被施加不低于约0.3MV/cm的电场的部分处会击穿。因此，必须将MOSFET的整个漂移层中的电场强度抑制为小于指定值。最简单的方法是降低漂移层中的杂质浓度。然而，该方法在MOSFET的高导通电阻中是不利的。也就是，存在导通电阻和击穿电压之间的权衡关系。

日本专利特开No.9-191109描述了考虑由Si的物理属性值得到的理论极限的、与典型的Si MOSFET有关的导通电阻和击穿电压之间的权衡关系。然后，为了克服这种权衡，公开了在漏电极上的n型衬底上的n基极层中添加的下p型嵌入层和上p型嵌入层。下p型嵌入层和上嵌入层将n基极层分成厚度彼此相等的下面部分、中间部分和上面部分。根据该文献，施加等分的电压到该三个部分，并且每个部分的电场最大值保持在极限电场强度或者更低。

引用列表

专利文献

PTD1：日本专利特开No.9-191109

发明内容

技术问题

近年来积极论述了用SiC(碳化硅)代替Si作为大大改善上述权衡的方法。与Si不同，SiC是能够足以经受甚至不低于0.4MV/cm的电场强度的材料。

在可以施加这种高电场的情况下，由于电场集中在MOSFET结构中的特定位置处产生的击穿引出了问题。例如，在沟槽结构MOSFET的情况下，由于沟槽的底部部分、尤其是拐角部分处在栅极绝缘膜中的电场集中的栅极绝缘膜的击穿现象是确定击穿电压的主要因素。因此，在Si半导体器件和SiC半导体器件之间确定击穿电压的因素是不同的。因此，如果将认为假设使用Si的上述文献中的技术简单地应用于改善SiC半导体器件的击穿电压，则不能实现通过充分利用SiC物理属性方面的有利条件改善击穿电压。

制作了本发明以解决如上所述的问题，并且本发明的目的在于提供一种具有高击穿电压的碳化硅半导体器件。

问题的解决方案

根据本发明的碳化硅半导体器件具有碳化硅层、栅极绝缘膜、栅电极以及第一和第二电极。该碳化硅层具有第一主表面和与该第一主表面相反的第二主表面。该碳化硅层具有漂移层、体区和源区。该漂移层形成了第一主表面并且具有第一导电类型。该体区设置在漂移层上并且具有与第一导电类型不同的第二导电类型。该源区设置在体区上以通过体区使其与漂移层分隔开，形成第二主表面，并且具有第一导电类型。该碳化硅层包括设置在漂移层内部并且具有第二导电类型的缓和区。该缓和区具有杂质剂量D_rx并且具有距第一主表面的距离L_d。漂移层在第一主表面和缓和区之间具有杂质浓度N_d。满足D_rx＞L_d·N_d的关系。栅极绝缘膜设置在体区上以使源区和漂移层相互连接。栅电极设置在栅极绝缘膜上。第一电极与第一主表面相对。第二电极与第二主表面相对。

根据上述碳化硅半导体器件，增加缓和区中的杂质剂量以满足D_rx＞L_d·N_d的关系。因此，当跨第一和第二电极的电压随着碳化硅半导体器件设定为截止状态而变得更高时，在耗尽层从缓和区充分延伸到碳化硅层的第一主表面之前防止缓和区被完全耗尽。因此，可以在缓和区和第一主表面之间形成具有足够长度的耗尽层。因此，增加了由缓和区和第一主表面之间的部分承受的跨第一和第二电极的电压的比率。换句话说，缓和了由比缓和区浅的部分承受的电压。从而，能够减轻比缓和区浅的部分中的电场强度。换句话说，能够减轻由于电场集中可能发生击穿的部分中的电场强度。因此，在不产生击穿的情况下跨第一和第二电极能够施加更高的电压。也就是，提高了氮化硅半导体器件的击穿电压。

优选地，满足L_d≥5μm的关系。因此，能够在缓和区和第一主表面之间形成具有长度最大为5μm的耗尽层。换句话说，在缓和区和第一主表面之间能够更容易地形成具有足够长度的耗尽层。因此，能够进一步提高氮化硅半导体器件的击穿电压。