[实用新型]一种高速脉冲信号传输系统

说明书

技术领域

本实用新型涉及一种高速脉冲信号传输系统，属于无损数据压缩及传输的领域。

背景技术

高速信号数据的采集和传输是数字信号处理过程中的一个重要环节，已经广泛应用于雷达、声纳、信号探测等领域。在低速数据采集领域，系统要求的采样速率低，数据传输量小，系统的实现较容易；在高速数据采集领域，系统要求的采样速率高，采样精度高，而且是连续采样，数据传输量大，并且要实时传输，从而导致高速实时信号传输成了系统构建必须克服的关键问题。而脉冲信号是高速数字信号处理过程中的一个重要部分，高速脉冲信号已经广泛应用于雷达、声纳、信号探测等领域。很多时候需要对脉冲信号长时间采样分析，庞大的数据量给数据传输、存储和处理带来极大的挑战，通过数据压缩技术可以缓解数据传输和存储系统的压力。

数据压缩技术可以更加快速、高效的传输信息，其中数据压缩技术一般可以分为有损压缩和无损压缩两种。有损压缩后的数据进行重构与原来的数据有所不同，被广泛应用于语音、图像和视频数据的压缩；而对于文本数据，程序和雷达信号的压缩则必须采用无损压缩。无损压缩是利用数据的冗余度压缩，压缩后的数据进行重构与原来的数据完全相同；多数的数据采集系统因被测对象的不确定性则需要采用无损数据压缩。

尽管目前常用的高速信号采集及存储系统可以很好的处理高速脉冲信号，如专利CN 101807214 A公开的一种基于FPGA的高速信号采集存储及回放装置，该专利采用NAND FLASH 存储阵列存储通过采用LZW算法无损压缩的数据，其缺点如下：1）为了实现大容量存储和高速度处理，该专利采用了多个NAND FLASH存储阵列，导致硬件体积庞大；2）NAND FLASH存储读写速度比较慢，在写NAND FLASH前需要一定的擦除时间，就极大的影响了传输速度；3）单块NAND FLASH存储阵列的价格较高，采用多块NAND FLASH存储阵列就大幅度的增加了硬件成本。

发明内容

本实用新型目的是提供一种高速信号传输系统，通过采用FPGA对高速信号数据进行压缩处理、RAM作为字典、DDR读取和存储压缩编码数据以及PMC接插件对编码数据进行传输，从而实现了缩小硬件尺寸、提高读写速度以及降低硬件成本的目的。

本实用新型的高速信号传输系统包括：差分晶振、分频器、A/D模数转换器、FPGA、RAM、DDR和PMC接插件，其中，差分晶振与分频器的输入端相连，分频器的两路输出端又分别连接A/D模数转换器和FPGA；A/D模数转换器、FPGA和PMC接插件顺序连接；RAM和DDR又分别与FPGA相连；

差分晶振用来产生时钟信号，并将该时钟信号输送至与其相连的分频器；

分频器将差分晶振产生的时钟信号分成两路同源时钟信号，并分别分配给A/D模数转换器和FPGA；

A/D模数转换器以分频器发送来的同源时钟信号的频率对输入的模拟信号进行采样，并将采样得到的脉冲数据发送至FPGA；

RAM按照地址与编码对应的方式构建字典，将FPGA发送来的编码数据存储到字典中；

FPGA根据分频器发送来的同源时钟信号频率，接收A/D模数转换器发送来的脉冲数据，通过反复调用RAM中的字典，对脉冲数据进行编码，生成包含地址与编码的编码数据后存入RAM中的字典中；然后将编码发送到DDR中；

DDR接收来自FPGA的编码，并存储该编码；

PMC接插件作为转接头，在FPGA的控制下将生成的编码从DDR中实时传输到外部。

本实用新型通过采用FPGA对高速信号数据进行压缩处理、RAM作为字典、DDR读取和存储压缩编码数据以及PMC接插件对编码数据进行传输；由于PMC接插件的数据传输速度快以及DDR的读写速度也较快，DDR本身的尺寸较小，且比NAND FLASH有着很大的价格优势，从而本实用新型较现有技术达到了缩小硬件尺寸、提高读写速度以及降低硬件成本的效果。

附图说明

图1为本实用新型高速信号传输系统框图。

具体实施方式

本实用新型的高速信号传输系统包括：差分晶振、分频器、A/D模数转换器、FPGA、RAM、DDR和PMC接插件，其中，差分晶振与分频器的输入端相连，分频器的两路输出端又分别连接A/D模数转换器和FPGA；A/D模数转换器、FPGA和PMC接插件顺序连接；RAM和DDR又分别与FPGA相连；

差分晶振用来产生时钟信号，并将该时钟信号输送至与其相连的分频器；